[发明专利]数字信号处理及数字预失真的信号链补偿系统

说明书

技术领域

本发明属于信号处理技术领域，尤其涉及一种基于数字信号处理及数字预失真的信号链补偿技术。

背景技术

当前的高速采样速率一直是数字仪器最关键的指标之一。实现高采样率的关键在于模数转换器（ADC）。传统的ADC大多基于CMOS或双极工艺，使得其采样率很难突破3GSa/s。如想突破必须采用传统的交替采样的方法用多片ADC实现高速采样速率，但此方法带来采样系统幅度不一致、非线性、相位误差等问题。

发明内容

本发明的技术效果能够克服上述缺陷，提供一种数字信号处理及数字预失真的信号链补偿系统，其实现数字预失真补偿信号链的功能。

为实现上述目的，本发明采用如下技术方案：其包括参考信号源、模拟前端、ADC、时域均衡器、滤波器以及信号链补偿控制器构成的闭环回路，参考信号源、模拟前端、ADC、时域均衡器、滤波器顺次电连接，信号链补偿控制器分别与参考信号源、ADC、时域均衡器、滤波器电连接；其中参考信号源产生直流、扫频正弦波校准信号，校准信号经过模拟前端后送入ADC，转换数字信号后送入时域均衡器和滤波器，经信号链补偿后的参考信号送入信号链补偿控制器，由信号链补偿控制器进行计算，得出进一步的补偿参数送入时域均衡器和滤波器，直到达到最佳信号质量；其中时域均衡器实现了信号的时域补偿，滤波器实现了频域均衡和相位调整。

ADC设置4个，每个ADC对应一路时域均衡器和滤波器。其中时域均衡器包括非线性补偿和线性补偿。

本发明的基于数字信号处理及数字预失真的信号链补偿技术，其特征是通过参考信号源、模拟前端、ADC、时域均衡器、滤波器以及信号链补偿控制器构成了一个闭环回路，从而使采样系统幅度不一致、非线性、相位误差等，消除至最小，从而实现数字预失真补偿信号链的功能。

附图说明

图1为本发明的模块示意图。

具体实施方式

如图1所示，本发明的数字信号处理及数字预失真的信号链补偿系统，包括参考信号源、模拟前端、ADC、时域均衡器、滤波器以及信号链补偿控制器构成的闭环回路，参考信号源、模拟前端、ADC、时域均衡器、滤波器顺次电连接，信号链补偿控制器分别与参考信号源、ADC、时域均衡器、滤波器电连接；其中参考信号源产生直流、扫频正弦波校准信号，校准信号经过模拟前端后送入ADC，转换数字信号后送入时域均衡器和滤波器，经信号链补偿后的参考信号送入信号链补偿控制器，由信号链补偿控制器进行计算，得出进一步的补偿参数送入时域均衡器和滤波器，直到达到最佳信号质量；其中时域均衡器实现了信号的时域补偿，滤波器实现了频域均衡和相位调整。

校准信号经过模拟前端后分别送入4片ADC，转换为4路数字信号后送入时域均衡器和滤波器，经信号链补偿后的参考信号送入信号链补偿控制器，由后者进行计算，得出进一步的补偿参数送入时域均衡器和滤波器，直到达到最佳信号质量。其中时域均衡器实现了信号的时域补偿，包括非线性补偿和线性补偿，滤波器实现了频域均衡和相位调整。经信号链补偿后的系统能够将包括模拟前端、ADC在内的整个信号链的确定性误差，包括幅度不一致、非线性、相位误差等，消除至最小，从而实现数字预失真补偿信号链的功能。

实现信号链补偿的关键部件是均衡器、滤波器及补偿控制器。前者需要在采样时保持全速率运算，因此使用FPGA实现；而后者需要运行数字预失真所需的神经网络算法，算法较复杂，因此使用x86构架的通用CPU实现。