[发明专利]时钟信号生成方法及生成电路、栅极驱动电路

说明书

技术领域

本发明涉及时钟信号生成电路，尤其涉及一种时钟信号生成方法及生成电路、栅极驱动电路。

背景技术

随着科技水平的不断提高，对显示装置提出了更高的要求，不仅仅针对于大屏幕显示装置，对于中小屏幕而言，用户对其显示装置分辨率精度的要求也是越来越高。因此，通常手段是在显示装置中使用了数目更多的时钟信号以及数据信号。

然而，发明人发现现有技术中至少存在如下问题：以时钟信号为例，为进一步提高显示精度，现有技术显示装置提出了使用了数目更多的时钟信号。但是从显示装置功耗角度来看，增加时钟信号数目势必导致现有技术显示装置的能耗变大。另一方面，在现有技术中，时钟信号常常使用方波信号，该信号在上升沿以及下降沿时会发生电压的跳变，因此时钟信号可能会对其它信号（例如：数据信号）产生干扰。

发明内容

本发明的实施例提供一种时钟信号生成方法及生成电路、栅极驱动电路，利用该时钟信号生成方法能够有效降低显示装置的能耗，同时降低时钟信号对其他信号产生干扰的可能性。

为解决上述技术问题，本发明的实施例采用如下技术方案：

一种时钟信号生成方法，包括：

接收一时钟信号以及电压拉低信号；

通过第一拉低电压和/或第二拉低电压得到所述电压拉低信号，所述第一拉低电压用于在所述时钟信号上升沿的第一时间内拉低所述时钟信号的电压值，所述第二拉低电压用于在所述时钟信号下降沿的第二时间内拉低所述时钟信号的电压值；

根据所述电压拉低信号，将所述时钟信号调制成多阶时钟信号。

进一步的，所述第一拉低电压的电压值与所述第二拉低电压的电压值相等。

另一方面，本发明实施例还提供了一种时钟信号生成电路，包括：

第一电容；

与所述第一电容的第一端相连接的电压跟随电路，所述电压跟随电路用于接收一时钟信号并将所述时钟信号隔离输出；

与所述第一电容的第二端相连接的电压拉低电路，所述电压拉低电路用于生成电压拉低信号，通过第一拉低电压和/或第二拉低电压得到所述电压拉低信号，所述第一拉低电压用于在所述时钟信号上升沿的第一时间内拉低所述时钟信号的电压值，所述第二拉低电压用于在所述时钟信号下降沿的第二时间内拉低所述时钟信号的电压值；

所述第一电容的第一端还与所述时钟信号生成电路的输出端相连接，根据所述电压拉低信号，将所述时钟信号调制成多阶时钟信号。

进一步的，所述电压跟随电路包括：

第一运算放大器，其正极输入端通过连接的第一电阻输入所述时钟信号，其负极输入端与其输出端相连，其输出端与所述第一电容的第一端相连，用于将所述时钟信号隔离输出；

第二电阻，其一端与所述第一运算放大器的正极输入端相连，其另一端接地。

进一步的，所述电压拉低电路包括：

第二运算放大器，其正极输入端通过连接的第三电阻输入参考电压，其负极输入端通过连接的第四电阻输入所述第一拉低电压和/或所述第二第六电压，其输出端通过第五电路与其负极输入端相连，其输出端还与所述第一电容的第二端相连，用于输出所述电压拉低信号；

第六电阻，其一端与所述第二运算放大器的正极输入端相连，其另一端接地。

本发明实施例还提供了一种栅极驱动电路，包括上述的时钟信号生成电路。

本发明实施例提供的一种时钟信号生成方法及生成电路、栅极驱动电路，该生成方法接收一时钟信号以及电压拉低信号，通过在时钟信号上升沿的第一时间内拉低时钟信号电压值的第一拉低电压和/或在时钟信号下降沿的第二时间内拉低时钟信号电压值的第二拉低电压得到电压拉低信号中，将时钟信号调制成为多阶时钟信号，从而降低利用该时钟信号生成方法的显示装置的功耗；另一方面，通过生成多阶时钟信号，降低时钟信号对其他信号的干扰。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例时钟信号生成方法中时钟信号、电压拉低信号以及多阶时钟信号的波形示意图；

图2为本发明实施例时钟信号生成电路的结构示意图；

图3为本发明实施例电压跟随电路的电路连接图；

图4为本发明实施例电压拉低电路的电路连接图；