[发明专利]一种四维电阻率成像系统同步装置及方法

权利要求书

1.一种四维电阻率成像系统同步装置，它包括系统主机同步装置、发射机同步装置和电测子站同步装置，其特征在于，所述系统主机同步装置为：主机GPS接收机（U1）通过输出端两个引脚（1、2）连接主机ARM7处理器（U2）的两个串行接口（75、76），将UTC时间信息输入主机ARM7处理器（U2）；主机ARM7处理器（U2）的四个GPIO口（4、5、6、8）连接主机计数器（U4）的输入端四个引脚（1、9、10、15），主机计数器（U4）的四个输出引脚（2、3、6、7）分别连接电测子站ARM7处理器（U6）的四个GPIO口（23、25、32、33）和发射机ARM7处理器（U8）的四个GPIO口（23、25、32、33）；通信模块（U7）的两个引脚（3、4）连接主机ARM7处理器（U2）的两个引脚（64、66），通信模块（U7）的另两个引脚（6、7）连接电测子站ARM7处理器（U2）的两个引脚（64、66），电测子站ARM7处理器（U6）和主机ARM7处理器（U2）之间通过通信模块（U7）实现数据传输。

2.根据权利要求1所述的四维电阻率成像系统同步装置，其特征在于：所述发射机同步装置，发射机ARM7处理器（U8）的两个引脚（6、7）与主机ARM7处理器（U2）的两个引脚（64、66）连接，发射机GPS接收机（U10）输出端（1、2）连接发射机ARM7处理器（U8）的两个串行接口（75、76号引脚）输入UTC时间信息，发射机ARM7处理器（U8）的四个GPIO口（4、5、6、8）连接发射机计数器（U12）输入端的四个引脚（1、9、10、15）；发射机计数器（U12）的四个输出引脚（2、3、6、7）一路连接主机ARM7处理器（U2）的四个GPIO口（23、25、32、33），另一路与正向高压模块（U13）和负向高压模块（U14）相连。

3.根据权利要求1所述的四维电阻率成像系统同步装置，其特征在于：所述电测子站同步装置，电测子站ARM7处理器（U6）和主机ARM7处理器（U2）之间通过通信模块（U7）实现数据传输，电测子站GPS接收机（U15）输出端（1、2）连接电测子站ARM7处理器（U6）的两个串行接口（75、76）输入UTC时间信息，电测子站ARM7处理器（U6）的四个GPIO口（4、5、6、8号引脚）连接电测子站计数器（U17）的输入端四个引脚（1、9、10、15），电测子站计数器（U17）的四个输出引脚（2、3、6、7）连接模数转换器（U18）和电极控制器（U19），电测子站ARM7处理器（U6）的一个引脚（23）连接模数转换器（U18）的一个引脚（29）。

4.根据权利要求3所述的四维电阻率成像系统同步装置，其特征在于：电测子站ARM7处理器（U6）的两个引脚（64、66）连接通信模块（U7）的两个引脚（6、7），通信模块（U7）的另外两个引脚（3、4）连接主机ARM7处理器（U2）的两个引脚（64、66）。

5.1—4任一权利要求所述的四维电阻率成像系统同步装置，其特征在于：所述器件优选为：ARM7处理器采用LPC2290，计数器采用74HC193， GPS接收机的GPS模块采用GD-730，通信模块采用CTM8251。

6.一种四维电阻率成像系统同步方法，其特征在于：采用主机同步装置、发射机同步装置和电测子站同步装置，以ARM7数字处理器为核心控制，并接收GPS接收机输出的国际标准时秒脉冲信号，实现各部分之间的同步。