[发明专利]一种像素电路、驱动电路、阵列基板及显示设备

权利要求书

1.一种像素电路，其特征在于，包括：

第一薄膜晶体管，栅极连接预充控制电压输入端及电流输入端，漏极连接所述预充控制电压输入端、所述电流输入端及发光工作电压输入端，所述发光工作电压输入端用于输入与所述预充控制电压同步反向的信号；

电容，两端分别连接于所述第一薄膜晶体管的源极和栅极；

有机发光二级管，正极连接所述第一薄膜晶体管的漏极，负极连接接地电压输入端。

2.如权利要求1所述的电路，其特征在于，所述第一薄膜晶体管的漏极通过二极管与所述发光工作电压输入端相连。

3.如权利要求1所述的电路，其特征在于，所述第一薄膜晶体管的漏极通过第二薄膜晶体管与所述发光工作电压输入端相连；

所述第一薄膜晶体管的漏极通过第二薄膜晶体管与所述发光工作电压输入端相连，所述第二薄膜晶体管的栅极及源漏两极中的一极与所述发光工作电压输入端相连，源漏两极中的另一极与所述第一薄膜晶体管的漏极相连。

4.如权利要求1所述的电路，其特征在于，所述第一薄膜晶体管的栅极和/或漏极通过作为开关的薄膜晶体管与预充控制电压输入端及电流输入端相连。

5.如权利要求4所述的电路，其特征在于，所述第一薄膜晶体管的栅极和/或漏极通过作为开关的薄膜晶体管与预充控制电压输入端及电流输入端相连，具体为：

所述第一薄膜晶体管的栅极通过第三薄膜晶体管与所述预充控制电压输入端及所述电流输入端相连，所述第三薄膜晶体管的栅极与所述预充控制电压输入端相连，源漏两极中的一极与所述第一薄膜晶体管的栅极相连，源漏两极中的另一极与所述电流输入端相连；或者

所述第一薄膜晶体管的漏极通过第四薄膜晶体管与所述预充控制电压输入端及所述电流输入端相连，所述第四薄膜晶体管的栅极与所述预充控制电压输入端相连，源漏两极中的一极与所述第一薄膜晶体管的漏极相连，源漏两极中的另一极与所述电流输入端相连。

6.如权利要求4所述的电路，其特征在于，所述第一薄膜晶体管的栅极和/或漏极通过作为开关的薄膜晶体管与预充控制电压输入端及电流输入端相连，具体包括：

所述第一薄膜晶体管的栅极通过第三薄膜晶体管与所述预充控制电压输入端及所述电流输入端相连，所述第三薄膜晶体管的栅极与所述预充控制电压输入端相连，源漏两极中的一极与所述第一薄膜晶体管的栅极相连，源漏两极中的另一极与所述电流输入端相连；

所述第一薄膜晶体管的漏极通过第四薄膜晶体管与所述预充控制电压输入端及所述电流输入端相连，所述第四薄膜晶体管的栅极与所述预充控制电压输入端相连，源漏两极中的一极与所述第一薄膜晶体管的漏极相连，源漏两极中的另一极与所述电流输入端相连。

7.一种驱动电路，其特征在于，所述驱动电路由多个如权利要求1-6任一所述的像素电路组成，所述多个如权利要求1-6任一所述的像素电路构成矩阵；

所述多个如权利要求1-6任一所述的像素电路中位于所述矩阵中同一行的像素电路，连接同一个发光工作电压输入端，连接同一个预充控制电压输入端；

所述多个如权利要求1-6任一所述的像素电路中位于所述矩阵中同一列的像素电路，连接同一个电流输入端。

8.如权利要求7所述的驱动电路，其特征在于，所述多个如权利要求1-6任一所述的像素电路中位于所述矩阵中第一列的像素电路中包括第五薄膜晶体管；

所述第五薄膜晶体管的源漏两极分别连接所述发光工作电压输入端及工作电压输入端，栅极连接信号输入端，所述信号输入端用于输入与所述预充控制电压同步反向的信号，所述第五薄膜晶体管为N型薄膜晶体管。

9.一种阵列基板，其特征在于，包括如权利要求7或8所述的驱动电路。

10.一种显示设备，其特征在于，包括如权利要求7或8所述的驱动电路。