[发明专利]电压调节器

说明书

技术领域

本发明涉及电压调节器（voltage regulator）的过冲(overshoot)抑制电路。

背景技术

对现有的电压调节器进行说明。图5是示出现有的电压调节器的电路图。

现有的电压调节器具备误差放大电路104、放大器110、偏置电路108以及111、基准电压电路109、PMOS晶体管114以及105、电阻106以及107。

PMOS晶体管105连接于电源端子101与输出端子103之间。输出反馈电压的电阻106以及107连接于输出端子103与接地端子100之间。在误差放大电路104中，在反相输入端子连接基准电压电路109，在同相输入端子输入反馈电压，输出端子连接于PMOS晶体管105的栅极。偏置电路108对误差放大电路104供应工作电流。PMOS晶体管114连接于电源端子101与PMOS晶体管105的栅极之间。在放大器110中，在同相输入端子连接基准电压电路109，在反相输入端子输入反馈电压，输出端子连接于PMOS晶体管114的栅极。偏置电路111对放大器110供应工作电流。

放大器110将输入的反馈电压与在基准电压电路109中产生的基准电压进行比较。当反馈电压比基准电压低时，放大器110输出Hi信号并使PMOS晶体管114截止。在输出端子103的电压中产生过冲，当反馈电压变得比基准电压高时，放大器110输出Lo信号并使PMOS晶体管114导通。

现有的电压调节器如此动作而能够防止输出端子103的电压的过冲变大的情况(例如，参照专利文献1)。

专利文献

专利文献1：日本特开2005-301439号公报。

发明内容

然而，现有的电压调节器存在如下问题，即在电源电压较低、并且输出端子103输出比设定的输出电压低的电压的状态(以下成为非调节状态)下，当电源电压波动时在输出端子103中产生过大的过冲。

本发明鉴于上述问题而完成，提供如下电压调节器，其能够抑制在非调节状态下当电源波动时在输出端子103中产生过大的过冲的情况。

为了解决现有的问题，本发明的电压调节器采用如下构成。

一种电压调节器，具备：误差放大电路，该误差放大电路将基准电压与分压电压之差放大并控制输出晶体管的栅极；放大器，该放大器比较分压电压与基准电压并检测输出电压的过冲；第一晶体管，该第一晶体管流动与流入输出晶体管的电流成比例的电流；电流镜电路，该电流镜电路将与流入输出晶体管的电流成比例的电流镜像；以及第一偏置电路，该第一偏置电路经由电流镜电路而连接于放大器，使放大器的偏置电流增加并使响应速度增加。

本发明的具备过冲抑制电路的电压调节器能够抑制如下情况，即在因为非调节状态而产生电源波动时，在输出端子的电压中产生过冲的情况。

附图说明

图1是示出第一实施方式的电压调节器的电路图；

图2是示出第二实施方式的电压调节器的电路图；

图3是示出第三实施方式的电压调节器的电路图；

图4是示出第四实施方式的电压调节器的电路图；

图5是示出现有的电压调节器的电路图；

图6是示出第五实施方式的电压调节器的电路图；

图7是示出第六实施方式的电压调节器的电路图。

具体实施方式

以下，参照附图说明本发明的实施方式。

<第一实施方式>

图1是第一实施方式的电压调节器的电路图。

第一实施方式的电压调节器包括：作为输出晶体管的PMOS晶体管105、误差放大电路104、电阻106以及107、偏置电路108、基准电压电路109、放大器110、偏置电路111以及112、PMOS晶体管114以及115、NMOS晶体管113以及116、接地端子100、输出端子103、以及电源端子101。

接下来，对第一实施方式的电压调节器的连接进行说明。