[发明专利]一种FPGA映射后网表的时序估算方法

权利要求书

1.一种FPGA映射后网表的时序估算方法，包括：

针对源块单元与汇块单元之间的单段连线，根据所述源块单元和汇块单元的类型，确定所述单段连线的类型；

根据预设的网表中记录的各类连线的源块单元的数目和芯片上所述源块单元的总数，计算各类连线的源块单元的利用率；

根据预设的网表中记录的各类连线的汇块单元的数目和芯片上所述汇块单元的总数，计算各类连线的汇块单元的利用率；

根据所述单段连线的类型、源块单元的利用率和汇块单元的利用率，查找所述时序模型库文件中所述单段连线落入的全局延时范围及全局拥挤度范围；

计算所述单段连线的局部拥挤度，根据所述局部拥挤度，确定所述单段连线所属的局部拥挤度范围和局部延时范围；

根据所述单段连线所属的局部拥挤度范围和局部延时范围，计算所述单段连线的延时值。

2.根据权利要求1所述的FPGA映射后网表的时序估算方法，其特征在于，所述计算所述单段连线的局部拥挤度包括：

计算源块单元和汇块单元的扇出拥挤度；

根据所述源块单元和汇块单元的扇出拥挤度，计算所述源块单元与汇块单元之间单段连线的局部拥挤度。

3.根据权利要求2所述的FPGA映射后网表的时序估算方法，其特征在于，所述计算源块单元和汇块单元的扇出拥挤度包括：

根据K1、K2、K3、K4和K5计算源块单元的扇出拥挤度；

根据K0、K2、K3、K4和K5计算汇块单元的扇出拥挤度；

其中，K0为源块单元的扇出单元中，与汇块单元类型相同的数目；K1为汇块单元的扇出单元中，与源块单元类型相同的数目再加1；K2为源块单元的扇入扇出单元总数；K3为汇块单元的扇入扇出单元总数；K4为K2集合中的单元数目减去K0集合中的单元数目；K5为K3集合中的单元数目减去K1集合中的单元数目。

4.一种FPGA映射后网表的时序估算方法，包括：

根据源块单元和汇块单元的类型，对源块单元与汇块单元之间的单段连线进行分类；

针对各类单段连线中的每一类单段连线，根据布局布线后生成的网表标注文件中各单段连线在芯片上经过的连线盒跳数，划分为多个跳数集合；

根据所述各集合中单段连线的局部拥挤度，确定所述各跳数集合的局部拥挤度范围；

根据所述各集合中单段连线的布局布线后的延时值，确定所述各跳数集合的局部延时范围；

根据所述各集合的局部延时范围和局部拥挤度范围，建立时序模型库文件。

5.根据权利要求4所述的FPGA映射后网表的时序估算方法，其特征在于，所述多个跳数集合是指3个跳数集合。

6.根据权利要求5所述的FPGA映射后网表的时序估算方法，其特征在于，所述针对各类单段连线中的每一类单段连线，根据布局布线后生成的网表标注文件中各单段连线在芯片上经过的连线盒跳数，划分为3个跳数集合包括：

针对各类单段连线中的每一类单段连线，根据布局布线后生成的网表标注文件中各单段连线在芯片上经过的连线盒跳数的不同，将各类连线分为N档，统计各档内的单段连线总数，将具有最大单段连线总数的第i档对应的连线盒跳数作为典型跳数j，并统计出第i档内单段连线的第一最小延时值和第一最大延时值；

遍历所有单段连线在芯片上经过的连线盒跳数大于j的档，计算各档内所有单段连线的几何平均延时值；

将所述所有单段连线的几何平均延时值大于所述第一最大延时值的M个档归为大跳数集合，剩余的N-M个档归为典型跳数集合；

根据大跳数集合与典型跳数集合的交集，将所述N个档重新划分为小跳数集合、典型跳数集合和大跳数集合。

7.根据权利要求4所述的FPGA映射后网表的时序估算方法，其特征在于，所述根据所述各集合中单段连线的局部拥挤度，确定所述各跳数集合的局部拥挤度范围包括：

根据所述各集合中单段连线的局部拥挤度，统计所述各集合中单段连线的最小局部拥挤度和最大局部拥挤度，并计算所述各集合中所有单段连线的几何平均局部拥挤度，所述最小局部拥挤度、最大局部拥挤度和几何平均局部拥挤度组成各集合的局部拥挤度范围。

8.根据权利要求4所述的FPGA映射后网表的时序估算方法，其特征在于，所述根据所述各集合中单段连线的布局布线后的延时值，确定所述各跳数集合的局部延时范围包括：

根据所述各集合中单段连线的布局布线后的延时值，统计所述各集合中单段连线的第二最小延时值和第二最大延时值，并计算所述各集合中所有单段连线的几何平均延时值，所述第二最小延时值、第二最大延时值和几何平均延时值组成各集合的局部延时范围。