[发明专利]在低电压操作期间禁用高速缓存部分

说明书

本申请是申请号为200910222700.4、申请日为2009年9月30日、发明名称为“在低电压操作期间禁用高速缓存部分”的发明专利申请的分案申请。

技术领域

本公开通常涉及电子领域。更具体地说，本发明的实施方式涉及在低电压操作期间禁用一个或多个高速缓存部分。

背景技术

现在的海量生产硅可能遭遇许多制造诱发的参数变异。这些变异可能在制造各种类型的存储单元时造成问题。这些变异是造成称为Vccmin的现象的原因，Vccmin确定这些存储单元能可靠地操作的最小电压。由于典型的微处理器包括许多采用各种类型的存储单元实施的结构，因此这些结构典型地确定所述微处理器作为整体能可靠地操作的最小电压。由于可有效地使用电压调节来降低微处理器所消耗的电力，因此Vccmin变成在低电压下采用特定设计的障碍。

发明内容

本发明的一方面在于一种处理器，包括：高速缓存，所述高速缓存具有多个高速缓存线集合；置换逻辑，所述置换逻辑用于在超低功率模式（ULPM）中检测对高速缓存线集合的访问，并且用于在所述ULPM中至少部分基于对应于所述高速缓存线集合的第一路的高速缓存线的一个或更多的禁用位来逐出所述第一路的所述高速缓存线，但是并不用于在所述ULPM中至少部分基于对应于所述高速缓存线集合的第二路的高速缓存线的一个或更多的禁用位来逐出所述第二路的所述高速缓存线，其中所述ULPM使用超低电压电平来以低于所述高速缓存的所有存储单元可靠地操作所处的最小电压电平的电压访问高速缓存线。

本发明的另一方面在于一种用于低功率操作的计算系统，包括：存储器，所述存储器用于存储指令；以及处理器，所述处理器用于执行所述指令，所述处理器包括：高速缓存，所述高速缓存在操作时耦合到所述存储器，所述高速缓存具有多个高速缓存线集合；置换逻辑，所述置换逻辑用于在超低功率模式（ULPM）中检测对所述多个高速缓存线集合中的高速缓存线集合的访问，并且用于在所述ULPM中至少部分基于对应于所述高速缓存线集合的第一路的高速缓存线的一个或更多的禁用位来允许访问所述第一路的所述高速缓存线，但是并不用于在所述ULPM中至少部分基于对应于所述高速缓存线集合的第二路的高速缓存线的一个或更多的禁用位来允许访问所述第二路的所述高速缓存线，其中所述ULPM使用超低电压电平来在或低于所述高速缓存的所有存储单元可以可靠地操作所处的最小电压电平访问高速缓存线。

本发明的又一方面在于一种用于超低电压高速缓存操作的装置，包括：高速缓存，所述高速缓存具有多个高速缓存线集合；置换逻辑电路，其用于检测对所述高速缓存的线集合的访问且基于一个或多个对应于所述高速缓存的所述线集合的位来确定所述高速缓存的所述线集合的一个或多个高速缓存线在超低电压电平是否可操作，其中所述超低电压电平在最小电压电平或低于最小电压电平，且所述最小电压电平对应于所述高速缓存的所有存储单元能可靠地操作的电压电平。

本发明的再一方面在于一种用于在超低电压操作高速缓存的方法，包括：接收访问高速缓存的线集合的请求；确定所述高速缓存是否要在超低电压电平操作，所述超低电压电平在最小电压电平或小于最小电压电平，其中所述最小电压电平对应于所述高速缓存的所有存储单元能可靠地操作的电压；基于一个或多个对应于所述高速缓存的所述线集合的位，确定所述高速缓存的所述线集合的一个或多个高速缓存线在所述超低电压电平是否可操作。

本发明的又一方面在于一种用于低功率操作的计算系统，包括：存储器，用于存储指令；以及处理器核，用于执行所述指令，所述处理器核包括用于检测对高速缓存的线集合的访问并且基于一个或多个对应于所述高速缓存的所述线集合的位来确定所述高速缓存的所述线集合的一个或多个高速缓存线在超低电压电平是否可操作的置换逻辑电路，其中所述超低电压电平在最小电压电平或小于最小电压电平，且所述最小电压电平对应于所述高速缓存的全部存储单元能可靠地操作的电压电平。

附图说明

参照附图进行详细的说明。在附图中，附图标记的最左边数字标识该附图标记在其中首次出现的附图。在不同附图中使用相同的附图标记指示类似或相同的项。

图1、6和7图示了计算系统的实施方式的方框图，其可用来实施本文所讨论的各种实施方式。

图2A和2B图示了根据一些实施方式的高速缓存实施方式。

图3A和3B图示了根据一些实施方式的用于禁用位测试的电压分选(voltage sorting)状态图。

图4A图示了根据一实施方式的高速缓存中读操作的示意图。