[发明专利]一种序列传输、接收装置及方法

说明书

技术领域

本发明涉及集成电路设计领域，尤其涉及一种序列传输、接收装置及方法。

背景技术

随着计算机技术以及集成电路技术的飞速发展，高性能的计算机系统越来越成为经济社会发展的需要。这就为计算机系统的设计难度带来巨大挑战，例如，系统互连芯片间数据传输速率、数据传输带宽均达到了前所未有的水平，目前计算机系统关键芯片组间传输频率达近10GHz，数据传输带宽达几十GB/s，高速信号传输速率达10Gbps左右，高速信号传输宽度也达到几十通道，例如QPI接口串行数据信号宽度达20通道。

因此，这就为片间串行数据多通道高速传输设计带来巨大难题。

一方面高位宽的串行数据信号为系统PCB设计带来挑战，因信号质量的要求，多通道信号并不能严格排序布线；

另一方面，在多处理器系统中，一片主板集成多颗处理器或其他芯片组，导致多通道高速端口并不能排序布线，有的必须交错，甚至完全反排。

以上挑战为PCB的设计、芯片的设计验证均带了极大的复杂性，严重影响系统设计验证周期。

发明内容

本发明要解决的技术问题是提供一种序列传输、接收装置及方法，能够避免由于多通道乱序布线带来的处理逻辑设计和调试的复杂度提升问题。

为解决上述技术问题，本发明的一种序列传输装置，包括：通道标识ID生成器和序列集成器，其中：

所述通道ID生成器，用于在互连节点的链路初始化阶段，为每个传输通道生成物理ID；

所述序列集成器，用于将每个传输通道的物理ID集成在相应传输通道的检测序列中，通过相应传输通道将检测序列传输给接收节点。

进一步地，所述序列集成器，具体用于将每个传输通道的物理ID集成在相应传输通道的检测序列中预留的物理ID数据帧控制位中。

进一步地，一种序列接收装置，包括：分析器和通道纠正模块，其中：

所述分析器，用于在接收到发送节点通过传输通道传输的检测序列后，提取检测序列中携带的物理ID，判断检测序列中携带的物理ID与传输检测序列的传输通道的本地接口逻辑ID是否相同，如果不相同，则将判断结果和相应的物理ID通知给所述通道纠正模块；

所述通道纠正模块，用于在所述分析器判断检测序列中携带的物理ID与传输检测序列的传输通道的本地接口逻辑ID不相同时，将核心处理逻辑中相应传输通道对应的核心逻辑ID与检测序列中携带的物理ID进行匹配。

进一步地，所述通道纠正模块，具体用于将核心处理逻辑中相应传输通道对应的核心逻辑ID重新编号为所述检测序列中携带的物理ID。

进一步地，所述传输通道的本地接口逻辑ID是采用与检测序列中携带的物理ID相同的规则所生成。

进一步地，一种序列传输方法，应用于多通道节点互连的场景中，包括：

在互连节点的链路初始化阶段，发送节点为每个传输通道生成物理标识ID，并将每个传输通道的物理ID集成在相应传输通道的检测序列中，通过相应传输通道将检测序列传输给接收节点。

进一步地，所述将每个传输通道的物理ID集成在相应传输通道的检测序列中，包括：

将每个传输通道的物理ID集成在相应传输通道的检测序列中预留的物理ID数据帧控制位中。

进一步地，一种序列接收方法，应用于多通道节点互连的场景中，包括：

接收节点在接收到发送节点通过传输通道传输的检测序列后，提取检测序列中携带的物理ID，判断检测序列中携带的物理ID与传输检测序列的传输通道的本地接口逻辑ID是否相同，如果不相同，则将核心处理逻辑中相应传输通道对应的核心逻辑ID与检测序列中携带的物理ID进行匹配。

进一步地，所述将核心处理逻辑中相应传输通道对应的核心逻辑ID与检测序列中携带的物理ID进行匹配，包括：

将核心处理逻辑中相应传输通道对应的核心逻辑ID重新编号为所述检测序列中携带的物理ID。

进一步地，所述传输通道的本地接口逻辑ID是采用与检测序列中携带的物理ID相同的规则生成。

综上所述，本发明采用传输通道的物理ID生成、传输、分析的方法，并实现物理ID和核心逻辑ID自动映射，弥补了手动优化逻辑通道与物理通道映射关系复杂的不足，大大降低了因多通道乱序布线带来的串行数据多通道传输处理逻辑设计和调试的复杂度，有效提高了芯片逻辑设计和验证调试的效率，不论在FPGA芯片逻辑设计，还是在ASIC芯片逻辑设计，均具有很高的技术价值。

附图说明

图1为本申请的序列传输装置的结构图；