[发明专利]数据处理方法及装置

说明书

技术领域

本发明是有关于一种电子装置，且特别是有关于一种数据处理方法及装置。

背景技术

近年来，随着消费者对于多媒体数据品质的要求越来越高，多媒体数据传输接口的发展也日益蓬勃。当多媒体数据通过高解析度的接口传输时，常会使用高频宽数字内容保护(High-Bandwidth Digital Content Protection，HDCP)来防止数据被窃取。当使用者想观看被HDCP保护的数据时，必须使用内建HDCP金钥的播放装置以及显示装置。播放装置与显示装置双方必须经过一个互相交换金钥的验证过程后才能顺利播放数据。若验证过程中出现问题，被HDCP保护的数据在播放时可能会出现画面解析度降低、声音品质不佳或是不能播放等问题。一个HDCP金钥组通常是由40个56比特的金钥所组成。生产机台或测试机台可以依一比特接着一比特的方式，将这些金钥写入待测电路（例如播放装置与/或显示装置）的存储器中。

测试机台可以通过多个接脚将数据（例如HDCP金钥或其他数据）写入待测电路的存储器中，以便对所述待测电路进行功能测试。例如，图1是所述测试机台与所述待测电路之间的传统信号时序范例示意图。为了进行功能测试，所述测试机台与所述待测电路之间配置了用来传输数据DATA1的数据接脚以及其他相关控制接脚，例如用来传输时钟信号CLK1的时钟接脚等。所述待测电路从时钟接脚接收时钟信号CLK1，以及从数据接脚接收数据DATA1。所述待测电路可以依据时钟信号CLK1的时序来取样/闩锁数据DATA1的比特值，进而在所述待测电路的内部产生对应的数据DATA2。除了时钟信号CLK1与数据DATA1之外，所述测试机台还会提供多个不同功能的编程信号（programing signal）给所述待测电路内部的存储器。依据所述测试机台所输出这些编程信号的控制，所述待测电路可以将数据DATA2写入待测电路内部的存储器中。因此，除了传输时钟信号CLK1的接脚与传输数据DATA1的接脚之外，所述测试机台与所述待测电路之间还要配置为数众多的控制接脚来传输这些编程信号给待测电路内部的存储器。

另一方面，所述待测电路（例如播放装置与/或显示装置）的存储器可以是任何形式的记忆元件/电路，例如一次性可编程（One-time programmable,OTP）存储器或是其他非挥发性存储器(non-volatile memory)。所述比特写入操作（将这些金钥写入OTP存储器）往往需要耗费大量时间。在将数据DATA2写入OTP存储器时，测试机台往往只能以一次一个比特的方式将数据DATA2写入OTP存储器。当要写入OTP存储器的数据DATA2的数据量非常庞大时，例如要将由40个56比特金钥所组成的一个HDCP金钥组写入OTP存储器，甚至要将多个HDCP金钥组写入OTP存储器，测试机台需要耗费大量的时间来将数量庞大的数据DATA2写入OTP存储器。在图1所示实施例中，时钟信号CLK1的每一个周期的时间长度均为T1。为了能够确保每一个比特有足够时间来完成比特写入操作，因此时钟信号CLK1的每一个周期的时间长度T1必须大于所述比特写入操作的额定时间长度。

发明内容

本发明提供一种数据处理方法及装置，能够减少将数据从外部传输至芯片内的时间与/或接脚。

本发明的数据处理方法包括：经由集成电路的接脚接收时钟信号；依据时钟信号的对应周期的时间长度来决定第一数据的比特值；以及根据时钟信号与第一数据来决定是否进行比特写入操作，以将该比特值写入存储器中。

本发明的数据处理装置包括转换模块以及控制模块。转换模块的第一端接收时钟信号。转换模块依据时钟信号的对应周期的时间长度来决定第一数据的比特值。控制模块耦接转换模块。依据时钟信号与第一数据，控制模块决定是否进行比特写入操作，以将该比特值写入存储器。

基于上述，本发明实施例的数据处理方法以及数据处理装置通过调制时钟信号的周期的时间长度，因此可以减少传输/处理数据的时间。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是测试机台与待测电路之间的传统信号时序范例示意图；

图2是本发明的一实施例说明一种数据处理方法的流程示意图；

图3是本发明第一实施例说明一种数据处理装置的电路方块示意图；

图4是本发明一实施例说明图3所示数据处理装置的信号时序示意图；

图5是本发明第二实施例说明一种数据处理装置的电路方块示意图；