[发明专利]集成摆率增强电路的高PSR低压差线性稳压器

说明书

技术领域

本发明涉及电源管理技术，特别涉及低压差线性稳压器的技术。

背景技术

低压差线性稳压器（LDO）是电源管理领域中的一类重要电路，具有输出噪声小、成本低、结构简单、低功耗等优点。随着电子系统对电源要求的不断提高，传统的LDO已不能满足人们对芯片噪声、电源抑制、瞬态性能等指标的要求。因而，高性能LDO的研究成了电源管理领域的研究热点。

如图1所示，典型的LDO电路一般由基准电压源Vref、误差放大器、电源电压输入端VDD、调整管Mp及电阻反馈电路构成，误差放大器的正相输入端与电阻反馈电路连接，反相输入端与基准电压源Vref连接，输出端与调整管Mp的栅极连接，调整管Mp的漏极为输出端，并与电阻反馈电路连接，调整管Mp的源极与电源电压输入端VDD连接，具体的，电阻反馈电路包括第一电阻R1及第二电阻R2，第一电阻R1的一端与第二电阻R2的一端连接，并与误差放大器的正相输入端连接，第一电阻R1的另一端与输出端连接，第二电阻的另一端与地线连接，调整管Mp一般采用MOS管，如PMOS管，使用时，负载RL一般跨接在输出端与地线之间，片外电容CL与负载并联，其原理是通过带隙基准源产生的稳定电压以及负反馈控制环路得到基本不随环境变化的输出电压。为了提高带负载能力，一般调整管Mp的面积很大，从而在调整管Mp栅极形成数十pF的寄生电容，同时为提高LDO的功耗，静态工作电流很小，从而对调整管Mp栅极充放电将比较缓慢，在输出电流跳变时，输出电压将产生大的上冲、下冲电压尖峰，同时电压恢复稳定时间也将比较长。一些文献对此问题提出了相应的解决方案，例如在文献“Mohammad Al-Shyoukh,Hoi Leeand and Raul Perez.A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation.IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.42,NO.8,AUGUST2007”中提出，在误差放大器和调整管之间加入瞬态增强电路，但增加了系统补偿的复杂度，而且只能在一定程度上改善LDO的摆率，同时高频下的电源抑制能力并没有很大的改善。

近年来，论文中出现很多高电源抑制比LDO解决方案，但是大都以增加电路复杂度、减低负载能力和增加输出电压噪声等为代价，并且很多解决方案在高频段特别是1MHz以上没有得到大的改善。

发明内容

本发明的目的是要克服目前低压差线性稳压器大都以增加电路复杂度、减低负载能力和增加输出电压噪声等为代价解决输出电压产生电压尖峰的缺点，提供一种集成摆率增强电路的高PSR低压差线性稳压器。

本发明解决其技术问题，采用的技术方案是，集成摆率增强电路的高PSR低压差线性稳压器，包括基准电压源、误差放大器、电源电压输入端、调整管及电阻反馈电路，其特征在于，还包括摆率增强电路及补偿电容，所述误差放大器的正相输入端与基准电压源连接，反相输入端与电阻反馈电路连接，输出端与摆率增强电路的输入端连接，摆率增强电路的输出端与调整管的栅极连接，调整管的漏极为输出端，并与电阻反馈电路连接，调整管的源极与电源电压输入端连接，补偿电容的一端与误差放大器的反相输入端连接，补偿电容的另一端与输出端连接。

具体的，所述误差放大器为-3dB带宽大于2MHz的放大器。

进一步的，所述误差放大器包括偏置电压输入端、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管及第五NMOS管，所述第一PMOS管的栅极与第二PMOS管的栅极连接，第二PMOS管的栅极与其自身的漏极连接，第一PMOS管的漏极与第四NMOS管的栅极连接，第四NMOS管的栅极与其自身的漏极连接，第二PMOS管的栅极与第一NMOS管的漏极连接，第三PMOS管的栅极与其自身的漏极连接，并与第二NMOS管的漏极连接，第四PMOS管的栅极与第三PMOS管的栅极连接，漏极与第五NMOS管的栅极连接，第五NMOS管的栅极与其自身的漏极连接，第一NMOS管的栅极为误差放大器反相输入端，源级与第三NMOS管的漏极连接，第二NMOS管的栅极为误差放大器正相输入端，源级与第三NMOS管的漏极连接，第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管的源级都与电源电压输入端连接，第三NMOS管、第四NMOS管及第五NMOS管的源级都与地连接，第三NMOS管的栅极与偏置电压输入端连接，以产生尾电流。