[发明专利]一种脉宽调制信号接收电路

说明书

技术领域

本发明涉及混合信号集成电路技术领域，具体涉及一种脉宽调制信号接收电路。

背景技术

随着集成电路技术的发展，对芯片间通信的高速接口提出了越来越高的要求，需要实现通信的接口电路尽量管脚数量少、结构简单、面积小和功耗低。常见的芯片间通信有SPI和I²C接口电路，但是它们所需管脚数量多、结构复杂、面积大并且功耗高。

发明内容

本发明为了解决现有技术的不足，提出了一种脉宽调制信号接收电路，可实现芯片间的高速通信，并且所需管脚数量少、结构简单、面积小和功耗低。

本发明技术方案是：一种脉宽调制信号接收电路，包括译码电路，以及用于接收脉宽信号并产生控制译码电路工作信号的脉宽信号接收及控制电路；所述译码电路将接收到的脉宽信号转换为数字信号输出。

所述脉宽信号接收及控制电路包括：第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器、第七D触发器、第八D触发器、第九D触发器、第一与门、第一或门、第一或非门和第二或非门。

其中第一D触发器的时钟输入端连接至时钟信号输入端CLK，第一D触发器的数据输入端连接至脉宽信号输入端PWM，第一D触发器的正向输出端连接至第二D触发器的数据输入端；

第二D触发器的时钟输入端连接至时钟信号输入端CLK，第二D触发器的数据输入端连接至第一D触发器的正向输出端，第二D触发器的正向输出端连接至第三D触发器的数据输入端；

第三D触发器的时钟输入端连接至时钟信号输入端CLK，第三D触发器的数据输入端连接至第二D触发器的正向输出端，第三D触发器的正向输出端连接至第四D触发器的数据输入端，第三D触发器的反向输出端连接至第一或门的一个输入端和第一或非门的一个输入端；

第四D触发器的时钟输入端连接至时钟信号输入端CLK，第四D触发器的数据输入端连接至第三D触发器的正向输出端；第四D触发器的正向输出端连接至第五D触发器的数据输入端；

第五D触发器的时钟输入端连接至时钟信号输入端CLK，第五D触发器的数据输入端连接至第四D触发器的正向输出端；第五D触发器的正向输出端连接至第六D触发器的数据输入端；

第六D触发器的时钟输入端连接至时钟信号输入端CLK，第六D触发器的数据输入端连接至第五D触发器的正向输出端，第六D触发器的正向输出端连接至第七D触发器的数据输入端、第一或门的一个输入端和第二或非门的一个输入端；

第七D触发器的时钟输入端连接至时钟信号输入端CLK，第七D触发器的数据输入端连接至第六D触发器的正向输出端、第一或门的一个输入端和和第二或非门的一个输入端；第七D触发器的正向输出端连接至第八D触发器的数据输入端；

第八D触发器的时钟输入端连接至时钟信号输入端CLK，第八D触发器的数据输入端连接至第七触发器的正向输出端；第八D触发器的正向输出端连接至第九D触发器的数据输入端；

第九D触发器的时钟输入端连接至时钟信号输入端CLK，第九D触发器的数据输入端连接至第八D触发器的正向输出端；第九D触发器的反向输出端连接至第一或非门的一个输入端和第二或非门的一个输入端；

第一与门的一个输入端连接至时钟信号输入端CLK，第一与门的另一个输入端连接至第一或非门的输出端LOG3，第一与门的输出端连接至控制信号端LOG1_CLK；

第一或门的一个输入端连接至第三D触发器的反向输出端及第一或非门的一个输入端，第一或门的另一个输入端连接至第六D触发器的数据输出端、第七D触发器的数据输入端和第二或非门的一个输入端，第一或门的输出端连接至控制信号端LOG2；

第一或非门的一个输入端连接至第三D触发器的反向输出端及第一或门的一个输入端，第一或非门的另一个输入端连接至第九D触发器的反向输出端及第二或非门的一个输入端，第一或非门的输出端连接至控制信号端LOG3；

第二或非门的一个输入端连接至第六D触发器的正向输出端、第七D触发器的数据输入端和第一或门的一个输入端，第二或非门的另一个输入端连接至第九D触发器的反向输出端及第一或非门的一个输入端，第二或非门的输出端连接至控制信号端LOG4；

所述译码电路包括：第十D触发器、第十一D触发器、第十二D触发器、第十三D触发器、第十四D触发器、第十五D触发器、第十六D触发器、第十七D触发器、第十八D触发器、第十九D触发器、第二十D触发器、第二十一D触发器、第二十二D触发器、第二十三D触发器和第三或非门。