[发明专利]一种噪声抑制增强ΣΔ调制器结构

说明书

技术领域

本发明涉及一种噪声抑制增强ΣΔ调制器结构，属于集成电路技术。

背景技术

随着科技的飞速发展，现在数字信号的处理技术越来越成熟，我们现在可以使用强大、灵活而可靠的数字信号处理器（DSP）来完成对各类信息的处理操作。但是真实世界中的信号都是模拟量，在通过数字形式对模拟信号进行处理之前，我们首先需要把模拟信号变换为数字信号。因而模数转换器（ADC）就成为数模混合系统的重要组成部分，其性能对通信、工业控制、测量等电子系统有举足轻重的作用。常用的ADC主要有逐次逼近型（SAR）、流水线型（Pipeline）和ΣΔ型，其中ΣΔ型ADC以其精度高，速度中等，对工艺不敏感等特点逐渐受到关注，在各个领域应用越来越广。

ΣΔ型ADC主要是通过过采样和噪声整形将大部分的量化噪声功率搬移到高频部分，再利用数字滤波器将量化噪声滤除，从而实现高精度。ΣΔ型ADC的精度主要由过采样倍数和噪声整形的阶数来决定。过采样倍数越高，量化噪声的噪声谱密度越低，噪声整形的阶数越高，信号带内的噪声被抑制的越多，从而提高输出的信噪比。

提高ΣΔ型ADC的性能可以通过提高过采样率和提高噪声整形的阶数来实现。过采样率越高，对积分器中运放的带宽要求越高，从而导致更大的功耗和面积。传统上，提高噪声整形的阶数可以通过级联方式来实现，但是每增加一级噪声整形阶数就会相应增加一个积分器，也就增大了面积和功耗。所以，能在不增加积分器的情况下实现整形阶数的增加具有很大的意义。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种噪声抑制增强ΣΔ调制器结构，通过噪声抑制增强技术，能在相同积分器个数的情况下，将单环结构调制器对量化噪声抑制阶数提高一阶。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种噪声抑制增强ΣΔ调制器结构，包括在z域传递函数为H(z)的积分器、量化器Q、在z域传递函数为G(z)的噪声反馈回路；模拟输入信号X(z)与量化器Q的输出信号Y(z)相减获得的信号A(z)作为积分器的输入信号，积分器的输出信号B(z)与噪声反馈回路的输出信号C(z)相减获得的信号D(z)作为量化器Q的输入信号；噪声反馈回路的输入信号为量化器Q的输入信号D(z)和量化器Q反馈信号Y(z)相减获得的信号F(z)。

上述调制器结构中，模拟输入信号X(z)即为调制器的输入信号，Q的输出信号Y(z)即为调制器的输出信号。该调制器结构通过将量化器Q的输入信号和输出信号做差得到量化噪声，将该量化噪声延迟一个单位之后再送入积分器中，因此除了能够实现正常的噪声抑制还会增加一阶噪声整形，即在相同积分器个数的情况下，将单环结构调制器对量化噪声抑制阶数提高一阶。

具体的，所述G(z)＝z^-1。

若该调制器为一阶单环结构的调制器，所述若该调制器为二阶以上单环结构的调制器，H(z)根据结构不同各有不同。

有益效果：本发明提供的噪声抑制增强ΣΔ调制器结构，相比较传统的ΣΔ调制器结构具有如下优点：1）本发明的调制器不需要增加积分器的个数就能实现噪声调制阶数的增加，从而提高整体的性能，大大节省高阶调制器的面积和功耗；2）传统的调制器在三阶以上时会产生稳定性问题，而本发明的调制器由于不需要在单环结构中增加积分器的个数，因此避免了高阶单环ΣΔ调制器的稳定性问题；3）本发明不需要增加积分器的个数，只需要通过采样电容和合适的时钟控制即可，电路结构简单。

附图说明

图1为本发明的噪声抑制增强ΣΔ调制器结构示意图；

图2为传统一阶ΣΔ调制器输出的信号频谱；

图3为本发明的噪声抑制增强ΣΔ调制器输出的信号频谱；

图2、图3的输入信号均为93.75KHz的正弦波，采样频率为64MHz，FFT的点数为4096。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1所示为一种噪声抑制增强ΣΔ调制器结构，包括在z域传递函数为H(z)的积分器、量化器Q、在z域传递函数为G(z)的噪声反馈回路；模拟输入信号X(z)与量化器Q的输出信号Y(z)相减获得的信号A(z)作为积分器的输入信号，积分器的输出信号B(z)与噪声反馈回路的输出信号C(z)相减获得的信号D(z)作为量化器Q的输入信号；噪声反馈回路的输入信号为量化器Q的输入信号D(z)和量化器Q反馈信号Y(z)相减获得的信号F(z)。模拟输入信号X(z)即为调制器的输入信号，Q的输出信号Y(z)即为调制器的输出信号。