[发明专利]基于FPGA的eMMC控制器及其工作方法

说明书

技术领域

本发明涉及eMMC存储控制器领域，尤其涉及基于FPGA的eMMC控制器及其工作方法。

背景技术

传统的大容量存储介质多采用NAND FLASH，NAND FLASH生产厂商主要包括：三星、东芝、美光和海力士等，由于NAND FLASH存储芯片没有固定的标准，如果当前的NAND FLASH不能满足当前需求而需要更换时，硬件和驱动程序都需要根据每家公司的产品和技术特性来重新设计；另外NAND FLASH产品几乎每年制程技术都会推陈出新，导致相应存储介质的更新换代，相应的NAND FLASH驱动程序需要重新设计，这不但增加了产品的研发周期，也给项目带来了开发成本和开发效率等多方面的浪费。

由于NAND FLASH的制程工艺不能保证在其生命周期中保持性能的可靠，因此在NAND FLASH的生产及使用过程中将会不可避免的产生坏块，因而，为保证其所存储数据的可靠性，NAND FLASH的驱动程序需增加坏块管理。如果操作时序和电路稳定性不存在问题的话，NAND FLASH一般不会造成整个块或者整个页不能读取或是全部出错，而会出现整个块或者整个页中只有一个或者几个bit出错，因而驱动程序中需加入ECC除错机制来提升数据传输的可靠性。由于NAND FLASH每个块的最大擦写次数是一定的，大约为一百万次，为延长NAND FLASH的使用寿命，驱动程序中需加入平均抹写储存区块技术。而随着NAND FLASH的更新换代，驱动程序中的坏块管理、ECC除错机制和平均抹写储存区块技术都需要进行重新设计，这样会给项目带来多方面的浪费。

eMMC为MMC协会所订立的内嵌式存储器标准规格，主要是针对手机和移动嵌入式产品而设计的。eMMC是一种嵌入式非易失性存储器系统，由NAND FLASH和相应的控制器两部分组成。eMMC的一个明显优势是在封装中集成了一个闪存（FLASH）控制器，它采用JEDEC标准BGA封装，并采用统一闪存接口管理闪存，同时接口电压可以是1.8V或者3.3V，最新标准的读速率高达200MB/s。由于采用标准的封装，eMMC也很容易升级，并不用改变硬件结构。NAND FLASH的制程等技术变化很快，特别是TLC技术和制程下降到20nm后，对NAND FLASH的管理是个巨大挑战；使用eMMC产品，主芯片厂商和客户就无需关注NAND FLASH内部的制程和产品变化，只需要设计eMMC控制器，通过eMMC所提供的标准接口来管理其内部闪存就可以了，这样可以大大降低产品开发难度和加快产品上市时间。eMMC可以很好的解决对MLC和TLC的管理，ECC除错机制、坏块管理、平均抹写储存区块技术和低功耗管理等也易于实现。

由于eMMC不受限于NAND FLASH制程技术的改朝换代，具有容易升级、兼容性好等诸多优势，现已成为最热门的内嵌式存储器，其应用领域也由开始的智能手机，陆续扩展至平板计算机和工规产品等。由于eMMC技术刚刚兴起不久，针对eMMC控制器的实现方式也多为软件方式实现，一般是通过微处理器上运行驱动程序来发送命令，通过eMMC所提供的标准接口来实现对eMMC芯片的控制。

面对市场应用对大数据量的高速存储需求，目前软件方式实现的eMMC控制器存在着明显的缺陷：

1.读写eMMC芯片的速度慢。软件方式实现的eMMC控制器多采用eMMC8位数据线的单沿模式（SDR模式），而很少采用8位数据线的双沿模式（DDR模式），即使采用了8位数据线的双沿模式，由于是非硬件实现的原因，其读写带宽不能满足高速存储需求。

2.提供的接口操作复杂，使用不方便。用户需要对eMMC底层的物理规范协议很熟悉才能完成对eMMC的操作，每个读/写控制操作都需要用户发送eMMC底层协议中的一系列命令才能完成，操作起来非常繁复；而且软件方式实现的eMMC控制器多是针对特定应用而开发的，因而导致移植困难，通用性差。

发明内容

本发明的目的就是为了解决上述问题，提供一种基于FPGA的eMMC控制器及其工作方法，它具有通用性强、操作接口方便、能高速读写的优点。

为了实现上述目的，本发明采用如下技术方案：