[发明专利]估算时间交错模数转换器之间的取样延迟误差方法与装置

说明书

技术领域

本发明关于模拟数字转换器技术，且特别关于用以估算时间交错模拟数字转换器中取样延迟误差的方法与装置，以用来校正模拟数字转换器之间的取样延迟。

背景技术

当模拟数字转换器(analog-to-digital converter,ADC)的取样频率增高达到GHz时，模拟电路的实作会变更艰难，因此发展出时间交错(time-interleaved)模拟数字转换器，其中同一输入信号是由多个取样频率较低的子模拟数字转换器(sub-ADC)来进行处理，并使用时间交错的方法将这些子模拟数字转换器的数字输出结果组合起来，便能产生一个完整的高取样频率数字模拟转换器所应输出的结果。

以二路(two-path)子模拟数字转换器(其包含一第一模拟数字转换器与一第二模拟数字转换器)为例，第一模拟数字转换器的输出为编号奇数(例如1、3、5…)的取样值，而第二模拟数字转换器的输出则为编号偶数(例如2、4、6…)的取样值，最后这些取样值会组合为编号连续(例如1、2、3、4、5、6…)的取样值。由于子模拟数字转换器的取样延迟的误差，虽然第一与第二模拟数字转换器个别的取样间隔(也即取样周期)为Ts，但所组合的输出的取样间隔却不是固定的0.5*Ts，换言之，第一模拟数字转换器与第二模拟数字转换器之间的取样延迟(也即第一模拟数字转换器的取样时间与第二模拟数字转换器的取样时间之间的延迟时间)理想上应为0.5*Ts，然而，实际上却会存在取样延迟误差，因而使得时间交错模拟数字转换器的实际数字输出与高取样频率的数字模拟转换器所应输出的结果有所出入。

因此，需要一种估算取样延迟误差的方法，以便后续基于估算出的取样延迟误差来校正时间交错模拟数字转换器中的子模拟数字转换器的取样时间，以对取样延迟误差进行补偿。

发明内容

因此，本发明的目的之一在于提供一种用以估算时间交错模拟数字转换器中取样延迟误差的方法与相关装置，以解决上述问题。

依据本发明的实施例，揭露了一种用以估算一时间交错模拟数字转换器中一第一模拟数字转换器与一第二模拟数字转换器之间的一取样延迟误差的延迟误差估算装置。该延迟误差估算装置包含延迟滤波器与反馈调整电路。该延迟滤波器耦接于第二模拟数字转换器，用以接收第二模拟数字转换器基于模拟输入信号所产生的第二数字输出信号，依据延迟调整量与第一、第二模拟数字转换器之间的预定取样延迟来决定延迟量，并施加该延迟量至第二数字输出信号以产生延迟数字输出信号，其中该延迟调整量用以估算取样延迟误差。该反馈调整电路耦接于第一模拟数字转换器与延迟滤波器，用以接收第一模拟数字转换器基于模拟输入信号所产生的第一数字输出信号，计算第一数字输出信号与延迟数字输出信号的差量，并依据该差量来反馈调整延迟调整量。

依据本发明的实施例，另揭露了一种估算一时间交错模拟数字转换器中一第一模拟数字转换器与一第二模拟数字转换器之间的一取样延迟误差的方法。该方法包含下述步骤：接收第一、第二模拟数字转换器基于同一模拟输入信号所分别产生的第一数字输出信号与第二数字输出信号；依据延迟调整量与第一、第二模拟数字转换器之间的预定取样延迟来决定延迟量，并施加该延迟量至第二数字输出信号以产生延迟数字输出信号，其中延迟调整量用以估算取样延迟误差；计算第一数字输出信号与延迟数字输出信号的差量；以及依据差量来反馈调整延迟调整量。

附图说明

图1为采用本发明时间取样延迟误差估算装置的模拟数字转换系统的实施例的方块图。

图2为图1所示的反馈调整电路的实施例的方块图。

图3为本发明估算估算取样延迟误差的方法的实施例的流程图。

其中，附图标记说明如下：

10：模拟数字转换系统

100：取样延迟误差估算装置

102：反馈调整电路

104：延迟滤波器

111：时间交错模拟数字转换器

110：第一模拟数字转换器

112：第二模拟数字转换器

202：第一快速傅立叶转换单元

204：第二快速傅立叶转换单元

206：比较单元

212：复数减法器

214：平方加法器

具体实施方式