[发明专利]静电放电保护电路

说明书

技术领域

本发明涉及用于集成电路的故障安全保护的静电放电保护电路。

背景技术

如果电荷不受控制的并且迅速的平衡，那么不平衡的静电电荷可以导致静电放电（ESD）。对于集成电路（IC），ESD可以具有对产品质量和产量的显著影响。ESD事件的放电电流可以损坏或毁坏IC的栅极氧化物、结和金属化。例如，ESD可以由带电体接触IC或带电IC接触接地表面而发生。

在工业中广泛采用的建模ESD对IC的影响的主要ESD模型是人体模型（HBM）和电荷装置模型（CDM）。HBM模拟在人接触接地IC时的带电人体的放电。尽管HBM ESD事件的强度主要由人体已获取的电荷确定，但HBM ESD事件的持续时间主要由人体的阻抗确定。CDM模拟在生产设备和过程中发生的充电和放电事件。如果在制造中具有金属对金属接触，那么CDM ESD事件可以发生。例如，如果装置沿输送管道向下滑动并且撞击金属表面，那么CDM ESD会发生。CDM考虑电荷可以位于引线框或封装上并且可以通过接地的电子装置的管脚放电的可能性。放电电流仅受装置的寄生阻抗和电容限制。结果，CDM ESD事件比HBM ESD事件短得多。由于仅一个单次ESD冲击就会永久损坏产品，因此ESD保护是电子装置设计的关键方面。ESD保护电路例如通过A.Amerasekera，C.Duvvury，“ESD in Silicon Integrated Circuits”，John Wiley&Sons，Chichester（英国），2002，148页了解。

输入管脚的最简单保护策略是单级ESD保护电路。然而，这是比双级ESD保护较低效的。在两级ESD保护电路中的副级尤其具有保护敏感部件（例如输入缓冲器的栅极氧化物）的功能。副保护级通过限流部件（例如电阻器）联接到主保护级。通过已由副保护级传导的ESD电流的限制，跨副保护级的ESD感应压降变得比跨第一保护级的对应压降小得多。这是为什么双级ESD保护比单级ESD保护更有效的原因。两级ESD保护电路可以是相当复杂的，特别是对具有在IC布局中隔开的主和副保护级的分布式保护级。为最优性能，主保护元件直接连接到IC的管脚，并且副保护元件尽可能靠近受保护的组件或电路放置。

图1是示出ESD保护电路的简化电路图，包含主保护级P1和副保护级P2以便保护集成电路IC免于ESD事件。主保护级P1和副保护级P2都联接到正供电轨VDD和负供电轨VSS。两个供电轨都由联接到正供电轨VDD和负供电轨VSS的功率钳（power clamp）EPC保护免于ESD。仅作为示例，输入管脚IN应受保护。输入管脚IN联接到第一节点S1。一对主轨钳二极管EHP、ELP联接到第一节点S1并分别联接到正和负供电轨VDD、VSS。主轨钳二极管EHP、ELP将强制进入IN焊点的ESD电流转向到供电轨VDD，在此该ESD电流由功率钳EPC分流到供电轨VSS。在第一节点S1和正供电轨VDD之间的电压差由电压VHP表明，并且在正供电轨VDD和负供电轨VSS之间的电压差由电压VPC表明，在第一节点S1和负供电轨VSS之间的作为结果的电压差由电压VLP表明。第一节点S1由限流电阻器RS从第二节点S2解耦，限流电阻器RS导致从第一节点S1到第二节点S2的压降VRS。剩余电压跨副轨钳二极管EHS、ELS下降，其中在副节点S2与正供电轨VDD和负供电轨VSS之间的电压分别是VHS和VLS。由于受电阻器RS限流，因此电压VHS和VLS分别比对应电压VHP和VLP小得多。此外，副保护元件EHS、ELS可以尺寸比主保护元件EHP、ELP小得多。如果技术缺少专用二极管，那么寄生二极管或其他部件可以代替使用。如在图1中示出的双级ESD保护对HBM ESD保护和CDM ESD保护都是有效的。

包含限流电阻器RS和小保护元件的保护级也用于具有共同信号接口，但由不同电源供电的IC子电路或单元的CDM ESD保护。在图2中，简化电路图示出在集成电路（IC）上包含第一子电路SC1和第二子电路SC2。进一步地，在两个子电路SC1、SC2之间具有CDM ESD保护级。图2图解在具有例如第一和第二子电路SC1、SC2的IC中的ESD保护的原理。仅作为示例，第一子电路SC1联接到第一正供电轨VDD1和共同负供电轨VSS。第一子电路SC1的输出端OUT经限流电阻器RS联接到节点S2。第二子电路SC2联接到与第一正供电轨VDD1比较提供不同的供电电压的第二正供电轨VDD2。进一步地，第二子电路SC2联接到共同负供电轨VSS，并且第二子电路SC2的输入端IN联接到节点S2。