[发明专利]一种高速实时检测片状材料的系统

说明书

技术领域

本发明涉及检测技术领域，具体而言，涉及一种高速实时检测片状材料的系统。

背景技术

大型小张钞票清分机通常采用传感器+计算机的系统架构完成钞票高速实时在线检测功能，以德国捷佳德公司设计生产的BPS2000型钞票小张清分机为例，其处理能力最高达到40张/秒，采用吸气轮进钞，钞票的运行线速度最高达到10米/秒，高速下对钞票印刷质量和机读防伪指标进行检测，代表了大型钞票清分机发展的最高水平。BPS2000型钞票小张清分机的系统如图1所示，主要包括钞票处理系统（CP）、信息管理中心（MIC）、外部压缩空气源（EAS）等功能单元，其中CP钞票处理系统与MIC信息管理系统为BPS2000的核心部分。

但目前的大型清分机检测系统还存在一些缺陷，比如：

首先，基于PC的高速检测方案由PC承担全部算法处理和结果判别任务，一般选用高性能服务器。但即便如此，在处理图像传感器海量数据时也有很大压力，主要有两个原因造成，一是PC内核处理器主频及运算单元数量有限，很难做到真正的并行处理，二是处理软件运行在非实时操作系统中，任务调度及响应时间的实时性很难保证，因此在实时处理大数据量的场合有很大挑战。

其次，每个传感器由单独的服务器进行数据处理，多传感器需要多台服务器，服务器群占用空间大，散热需要特别考虑，成本及维护费用也较高。

因此，需要一种新的技术方案，以期解决以上问题中至少之一。

发明内容

本发明正是针对上述问题中至少之一，提出了一种新的技术方案，可以确保数据传输的实时性并控制系统搭建成本，还可以通过系统结构实现对片状材料的实时高速检测，提高检测效率。

有鉴于此，本发明提出了一种高速实时检测片状材料的系统，包括：嵌入式图像检测系统，所述嵌入式图像检测系统包含至少一个连接至所述质量分析与数据融合系统的图像检测装置，每个所述图像检测装置包括一个FPGA（Field-Programmable Gate Array，现场可编程门阵列）芯片和至少一个DSP（Digital Signal Processor，数字信号处理器）芯片，用于获取所述片状材料的检测图像和处理结果。通过采用一个FPGA芯片和至少一个DSP芯片的结构组合，从而解决了现有技术中对于大数据量的处理问题。具体地，DSP芯片的个数可以依据实际情况而定，比如可以仅采用一个FPGA芯片和一个DSP芯片，也可以采用一个FPGA芯片和多个DSP芯片；在一个较为具体和优选的方案中，DSP芯片的个数可以为四个。

在上述技术方案中，优选地，还包括：嵌入式机读检测系统，所述嵌入式机读检测系统包含至少一个连接至所述质量分析与数据融合系统的机读检测装置，每个所述机读检测装置包括模拟信号探测部分和数字信号探测部分，且所述模拟信号探测部分包括至少一种模拟信号采集部件、所述数字信号探测部分包括以DSP芯片为核心的嵌入式系统。

在上述技术方案中，优选地，还包括：用户操作系统，所述用户操作系统包括建模子系统，所述建模子系统包括树形建模人机交互界面和模板数据库，其中，所述树形建模人机交互界面根据接收到的用户操作指令，创建、修改或保存相应的检测模板；所述模板数据库用于保存所述检测模板的模板参数。

在上述技术方案中，优选地，所述用户操作系统还包括：基于嵌入式平台的学习与模拟检测子系统，所述学习与模拟检测子系统提供人机交互界面，根据用户操作在所述人机交互界面上显示选定的图像集和/或实现对所述图像集的模拟检测，其中，所述模拟检测的图像是由所述嵌入式平台从网络侧接收到的。

在上述技术方案中，优选地，还包括：质量分析与数据融合系统，所述质量分析与数据融合系统连接并控制所述嵌入式图像检测系统、所述嵌入式机读检测系统和所述用户操作系统。

在上述技术方案中，优选地，所述高速实时检测片状材料的系统中的每个系统内部以及各个系统之间采用总线通信模式，其中，在每个系统内部及各个系统之间，实时传输要求等级大于或等于预设等级的数据传输线路采用基于以太网通信协议的EtherCAT实时数据总线，将其余数据传输线路采用千兆以太网技术实现。

在上述技术方案中，优选地，在每个所述嵌入式图像检测装置中，所述FPGA芯片与每个所述DSP芯片通过RAPIDIO与EMIF两种接口通信；当所述DSP芯片为多个时，多个所述DSP芯片之间通过RAPIDIO接口通信，且每个DSP芯片各自通过千兆以太网与所述质量分析与数据融合系统进行通信，所述FPGA芯片通过千兆以太网和ETHCAT总线与所述质量分析与数据融合系统进行通信。