[发明专利]无效信号的过滤方法与具有无效信号过滤机制的转移器

说明书

技术领域

本发明涉及一种无效信号的过滤方法以及使用所述过滤方法的转移器，特别涉及一种可将无效信号移除/舍弃的无效信号的过滤方法以及使用所述过滤方法的转移器。

背景技术

对于第三代双数据速率（Double-Data-Rate Three，DDR3）的内存规格而言，已发展出一种用以将违反规则或无效的读取指令信号（例如，提供给一非操作中的内存库（inactive bank）的读取指令信号）加以滤除（filter out）的一种机制。所解码的符合规则或有效的读取指令信号会产生以延迟锁定环域（delay locked loop-domain，dll-domain）来闸控（gate）的「有效读取（ValidRead）」，「有效读取」是指示一时钟是由延迟锁定环所处理，因而与装置内的时钟不同，并且读取（read）会被传送至Qed转移器（shifter）以进行采样。上述的解码操作特别是在浅锁点（shallow lock point）的情形中会是相当缓慢的过程，并不会在延迟锁定环域的读取离开延迟线（Delay-Line）之前发生。在此情形中，「符合规则」的读取的上升沿会被切除，因而Qed转移器会因为读取的采样失败而发生设定时序的错误（setup violation）。

由于解码速度无法跟上操作速度的成长，上述问题对于具有较高操作频率的电子装置（像是第四代双数据速率（Double-Data-Rate Four，DDR4）的内存）会变的比较严重。因此，需要一种用来对无效读取指令信号进行过滤的新方法。

发明内容

因此，本发明的目的之一在于公开一种新的无效信号过滤机制来对无效信号进行过滤。

本发明的另一目的在于公开一种保护机制，以在对无效信号进行过滤时能保护有效信号不被移除/舍弃。

本发明的一实施例公开了一种应用于包含一第一转移级与位在所述第一转移级之后的一第二转移级的一转移器的无效信号过滤方法。所述无效信号过滤方法包含：使用所述第一转移级以于一第一时钟周期中接收并俘获一输入信号；在所述第一时钟周期之后的一第二时钟周期发生之前，判断所述输入信号是有效或无效；以及所述输入信号被判断为有效，则使用所述第二转移级去俘获由所述第一转移级所传送的所述输入信号，以及所述输入信号被判断为无效，则不使用所述第二转移级去俘获由所述第一转移级所传送的所述输入信号。

本发明的另一实施例公开了一种具有无效信号过滤机制的转移器，包含：一第一转移级，用以于一第一时钟周期中接收并俘获一输入信号；以及位在所述第一转移级之后的一第二转移级，用以从所述第一转移级接收所述输入信号，以及用以在所述第一时钟周期之后的一第二时钟周期发生前，接收指示所述输入信号是否有效的一有效性信号；其中所述有效性信号指示所述输入信号为有效，则所述第二转移级会俘获从所述第一转移级所传送的所述输入信号，而所述有效性信号指示所述输入信号为无效，则所述第二转移级就不会俘获从所述第一转移级所传送的所述输入信号。

基于上述的实施例，可得到一个能配合高频操作的无效信号的过滤机制。另外，也提出了保护有效信号的机制。

附图说明

图1绘示了依据本发明的一实施例的具有无效信号过滤机制的转移器的方块图。

图2绘示了用以产生所俘获的读取指令信号、掩蔽信号以及判断转移级为进入级的进入信号的电路图。

图3绘示了依据本发明的实施例的无效信号过滤方法的流程图。

其中，附图标记说明如下：

100 转移器

101 第一转移级

103 第二转移级

105 第三转移级

107、203 或门

109、201、205、213、215 与非门

200 电路

207 触发器

209 或非门

211、217、219、221 逆变器

301、302、303 步骤

具体实施方式