[发明专利]一种基于链式SVG的双DSP控制系统有效
申请号: | 201310210876.4 | 申请日: | 2013-05-29 |
公开(公告)号: | CN103311932A | 公开(公告)日: | 2013-09-18 |
发明(设计)人: | 霍利杰;张裕峰;钱诗宝;李冰;王荣兴;郭效军 | 申请(专利权)人: | 国电南京自动化股份有限公司 |
主分类号: | H02J3/18 | 分类号: | H02J3/18;H02J3/01 |
代理公司: | 南京纵横知识产权代理有限公司 32224 | 代理人: | 董建林;许婉静 |
地址: | 210009 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 链式 svg dsp 控制系统 | ||
1.一种基于链式SVG的双DSP控制系统,主要包括至少两片数字信号处理器DSP、一片现场可编程门阵列FPGA和若干片AD模数转换芯片,模拟信号调理电路和光电信号转换电路,其特征在于:所述两片数字信号处理器DSP按照主从进行功能划分,通过现场可编程门阵列FPGA中的RAM管理器进行高速数据交换;所述主DSP通过总线BUS1与FPGA相连,并且分别通过CAN总线和SCI通讯线与开入开出管理模块和人机通讯管理模块相连;所述主DSP还连接有实时时钟,铁电存储器和RAM1;所述从DSP通过总线BUS2与FPGA相连,从DSP还连接有RAM2;所述RAM1和RAM2为主DSP和从DSP进行代码仿真提供存储空间;所述FPGA通过总线BUS3与光电信号转换电路相连,光电信号转换电路与外部功率模块相连;所述FPGA与AD模数转换芯片相连,通过模拟信号调理电路,接入模拟量接口。
2.根据权利要求1所述的一种基于链式SVG的双DSP控制系统,其特征在于:所述开入开出管理模块采集系统的控制开入量以及辅助系统的状态开入量,并执行主DSPA给出的开出命令,包括报警、保护动作、运行状态指示。
3.根据权利要求1所述的一种基于链式SVG的双DSP控制系统,其特征在于:所述人机通讯管理模块用以实现人机通讯功能,提供RS485、RS232或以太网接口,方便接入触摸屏、上位机或用户后台中控系统。
4.根据权利要求1所述的一种基于链式SVG的双DSP控制系统,其特征在于:所述控制系统与外部功率模块之间通过3n对光纤进行数据传输,n为每相功率模块串联级数,每对光纤均由上行通讯光纤和下行通讯光纤组成:上行通讯信号的串行信息包括功率模块的运行状态、直流母线电压以及温度信息;下行通讯信号的串行信息包括功率开关器件的PWM脉冲信号和闭锁信号。
5.根据权利要求1所述的一种基于链式SVG的双DSP控制系统,其特征在于:所述从DSP读取FPGA中的模拟量信息以及各功率模块的直流母线信息,通过执行底层核心算法,计算出补偿无功或谐波所需的调制波信息,并将此信息送到与其相连的数据总线BUS2上供FPGA读取。
6.根据权利要求1所述的一种基于链式SVG的双DSP控制系统,其特征在于:所述主DSP扫描开关量状态,并执行人机通讯程序,通过总线BUS1读取设备运行状态、功率模块运行状态并按照一定的通讯协议送至人机通讯管理模块;所述主DSP接收人机通讯管理模块的控制指令,对控制指令、开关量状态、设备运行状态进行逻辑处理,响应人机通讯管理模块的控制指令。
7.根据权利要求1所述的一种基于链式SVG的双DSP控制系统,其特征在于:所述FPGA采集模拟信号以及功率模块的工作状态,主要包括以下功能模块:
看门狗单元:用于接收主从DSP向FPGA定时发送的状态脉冲信号,判断CPU的工作状态,当主DSP喂狗信号出现异常时,FPGA将主动复位主DSP;当从DSP喂狗信号出现异常时,FPGA将封锁PWM脉冲发生器输出,并复位从DSP;
RAM管理器:为不同的CPU及FPGA内部的功能单元分配了读写权限以及优先级,规范了FPGA寄存器的读写操作,提高了运行效率;
AD模块:用于控制AD模数转换芯片按照一定的采样率进行工作,读取AD模数转换芯片转换结果并存储于相应的寄存器;
编码/译码模块:用于与功率模块通讯时的解码/译码,编码/译码模块将功率模块上传的串行信号解码为并行信号并存储于相应的寄存器,从PWM脉冲发生器读取模块的工作指令并转换成串行信号,由光纤下传至功率模块;
PWM脉冲发生器:用于执行PWM调制,产生各级功率模块工作所需的PWM脉冲信号,并按照预定规则将PWM脉冲信号分配到各功率模块;
所述看门狗单元与主DSP和从DSP相连接;所述主DSP和从DSP通过地址总线ADD和数据总线DATA与RAM管理器相连;所述AD模块与AD模数转换芯片的输出端相连,AD模块的输出端与RAM管理器相连;所述译码模块与光电信号转换电路的输出端相连,译码模块的输出端与RAM管理器相连;所述RAM管理器与PWM脉冲发生器相连,PWM脉冲发生器的输出端与编码模块相连,编码模块的输出端与光电信号转换电路相连。
8.根据权利要求1所述的一种基于链式SVG的双DSP控制系统,其特征在于:所述控制系统采用分层控制策略,分为底层控制,中间层控制和顶层控制;
所述底层控制由从DSP执行,从DSP通过数据总线BUS2由FPGA读取所需的电压、电流数据,执行核心算法,完成无功电流检测、谐波电流检测、母线电压闭环控制以及电流闭环控制,产生系统运行所需调制波的幅值m和相位θ;
所述中间层控制由FPGA执行,用以进行模拟量采样、输入输出信号预处理、功率模块直流母线电压平衡算法以及功率模块信息处理;
所述顶层控制由主DSP执行,实现通讯的控制,包括通讯协议转换、通讯状态监测、控制参数存储以及事件记录、故障记录。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国电南京自动化股份有限公司,未经国电南京自动化股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310210876.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:聚氨酯基绝缘玻璃密封剂
- 下一篇:一种水溶性硅肥