[发明专利]一种基于差分充电的高精度大范围时间数字转换器

说明书

技术领域

本发明属于时间测量技术领域，尤其是一种基于差分充电的高精度大范围时间数字转换器。

背景技术

高精度大范围的时间测量作为一种关键性的技术在诸多领域中被广泛应用，例如激光测距(LRF)、导航通信、高能物理实验、卫星监控、科学计量等领域。精密的时间测量无论是在国防还是在民用领域都不可或缺，而且随着技术的发展，时间的测量正朝着高精度大输入范围的方向发展，以满足众多应用的要求。

时间数字转换器(Time-to-Digital Converter，TDC)是一种将时间间隔转换为数字量输出的器件，一定程度上类似于模拟数字转换器(Analog-to-Digital Converter，ADC)，只不过ADC量化的是电压或者电流，而TDC量化的是时间间隔。到目前为止，TDC的典型方法可归纳为以下几种：计数法，即用一高频时钟对输入的时间间隔直接进行计数，该方法测量精度较低，且需要外部的高频时钟，通常与其他具有高精度的方法配合使用；时间到电压及电压到数字法，顾名思义，该方法就是先把待测的时间间隔(脉冲的形式)借助于记忆元件电容的充电转换为一定的电压，再通过电容的放电将电压释放，电路设计使得放电速度要远小于充电速度，所以待测的时间间隔得到了展宽，用计数器对展宽后的脉冲计数就得到了待测时间信息；相对计数法，该方法精度高，但是由于是数模混合电路，有诸多因素影响测量的准确性；抽头式延迟线法(Tapped Delay Line，TDL)，主题思想就是将先到的边沿信号每经过一定量的延迟(通常就是一个缓冲器或反相器的延迟)与后到的信号进行一次裁决，以确定两者裁决时的先后顺序，裁决结果为11100...序列，从裁决结果就可得知输入的时间信息，该方法精度较高，但是芯片面积开销大，尤其是当输入的时间间隔很大时；差分式延迟线法(Vernier Delay Line，VDL)，将待测的两个信号每经过一定量的延迟(两者的延迟不同，但延迟差为一个定值)裁决一次，裁决的结果就是最后的输出结果，该方法的精度比TDL还要高，是常用方法里精度最高的，但是芯片面积开销比TDL的还要大；差分振荡器法(Vernier Ring Oscillator，VRO)，利用两个具有微小振荡频率差的振荡器对输入的时间间隔进行量化，测量精度与差分式延迟线法相当，电路面积更小，但是在震荡过程中本身会有噪声的积累，也容易受其他噪声源干扰。因此，一种高精度的、大输入范围的、面积开销小、低功耗的TDC成为一种发展趋势。

发明内容

本发明目的是提供一种基于差分充电的高精度、大输入范围、芯片面积小、低功耗的时间数字转换器，以解决现有时间数字转换器中存在的范围和精度不易兼顾的问题。

为达到上述目的，本发明提供一种基于差分充电的高精度大范围时间数字转换器，该转换器包含时间分段器101、启动器102、主电荷泵103、脉冲产生器104、从电荷泵105、选择电路106、比较电路107、与门108、粗测计数器109和细测计数器110，其中：

所述时间分段器101具有端口一、端口二和端口三，端口一和端口二分别用于输入两个具有连续时间间隔的跳变沿信号，端口三用于输入参考时钟信号；所述时间分段器101用于将端口一和端口二输入的跳变沿信号的时间间隔在所述参考时钟信号的作用下分为时间段一、时间段二和时间段三，并将时间段一经与门108输入到粗测计数器109被量化，时间段二和时间段三输出到主电荷泵103的两个输入端被转化为电压信息，时间段三还连接到启动器102的一个输入端；

所述与门108与所述时间分段器101连接，用于将时间段一和输入的参考时钟信号进行与操作；

所述粗测计数器109与所述与门108连接，用于根据所述与门108的与操作结果产生时间段一内所包含的参考时钟周期数并输出计数结果；

所述主电荷泵103与所述时间分段器101连接，用于将时间段二和时间段三转化为电压信息，并将所述电压信息输出至所述选择电路106和比较电路107；

所述启动器102的另一个输入端连接所述端口三，用于根据所述参考时钟信号，在时间段三结束后，产生并输出逼近信号到所述脉冲产生器104和细测计数器110；

所述脉冲产生器104与所述启动器102连接，用于在每一个逼近信号周期内产生两个充电脉冲和两个放电脉冲，并输出至所述从电荷泵105；