[发明专利]基于IEEE 1500标准兼容SRAM/ROM的MBIST控制器结构系统

说明书

技术领域

本发明涉及SoC芯片，具体是SoC芯片中嵌入式存储器，更具体是SoC芯片中嵌入式存储器的测试。

背景技术

对嵌入式存储器的测试一般采用内建自测试（BIST）方法，这种方法可以实现对嵌入式存储器的故障检测，但是现有的方法只能对同一类的嵌入式存储器进行故障检测，不能使用一个MBIST（存储器内建自测试）控制器来完成对多个不同种类的嵌入式存储器的测试工作。

一般在同一块SoC芯片中包含多个不同种类的嵌入式存储器，如果为每一种存储器都设计一个对应的MBIST控制器，那么整个SoC芯片的MBIST系统的硬件消耗将会很大，这不利于降低测试成本，也不利于MBIST技术的推广和发展。

发明内容

本发明在充分研究IEEE 1500标准与内建自测试(BIST)的基础上，提出一种可进行测试复用且兼容SRAM/ROM测试的测试结构和方法。因而本发明的目的是提供一种基于IEEE 1500标准兼容SRAM/ROM的MBIST控制器结构系统，以支持对多个不同种类的嵌入式SRAM和ROM进行内建自测试，从而降低测试成本，提高SoC集成与测试的设计效率。 

为了实现发明目的，本发明的设置了March算法状态机和多输入线性反馈移位寄存器MISR的MBIST控制器分别连接着外设的测试系统接口、围绕被测嵌入式SRAM和ROM内核的基于IEEE 1500标准的测试壳Wrapper和响应分析器，基于IEEE 1500标准的测试壳Wrapper与响应分析器连接，基于IEEE 1500标准的测试壳Wrapper和响应分析器均嵌入到系统芯片内部。

测试系统接口主要负责传送控制信号，如状态模式控制信号（即测试模式信号）、测试开启信号以及系统复位等；

MBIST控制器负责测试矢量的自动生成、测试结果的判定；MBIST控制器可以兼容测试多个SRAM和ROM内核，为测试系统提供同步时钟信号和其它控制信号，以达到控制测试访问机制的目的，最终完成对测试矢量的施加和对测试响应数据的比对分析等工作。

Wrapper主要负责对测试矢量的施加和对测试响应数据的捕获；Wrapper围绕着被测嵌入式SRAM和ROM内核，接收MBIST控制器送来的控制信号、指令信号、测试地址数据、测试激励数据，并将测试响应数据输出到响应分析器，测试矢量和控制信号通过Wrapper传送到被测内核，完成测试激励的施加工作，解决了嵌入式SoC的测试访问、测试控制和观察机制等测试问题。

响应分析器主要对捕获到的测试响应数据进行分析，并将分析结果传送给MBIST控制器。

在MBIST控制器中，March算法状态机之后连接指令译码器和控制信号生成器，指令译码器后分别连接数据背景生成器、地址生成器和读写信号生成器，数据背景生成器、地址生成器和读写信号生成器均连接输出数据缓存器，数据比较器分别连接数据背景生成器和多输入线性反馈移位寄存器MISR。

A．March算法状态机用于实现March算法，输出相应的控制指令和测试矢量。

B．指令译码器将从March算法状态机输出的指令进行译码，从而为地址生成器、数据背景生成器和读写信号生成器提供控制信号。

C．读写信号生成器根据指令信号产生操作存储器所需的读写信号。

D．地址生成器按照指令产生递增或递减的存储器地址信号。

E．数据背景生成器根据被测存储器的字位宽来产生相应的测试背景信号。

F．控制信号生成器根据March算法状态机产生的控制信号产生WIR所需的WIP信号。

G．输出数据缓存器用于将并行数据转换成串行数据，最后将转换后的串行数据从WSI接口输出。

H．数据比较器用于将测试响应数据与预期值进行比较，从而判断被测对象是否存在故障。

I．多输入线性移位寄存器MISR负责将捕获到的ROM测试响应数据进行压缩处理，最后得到ROM中所存储的数据的特征值。

本发明中所述测试壳Wrapper中，由与被测嵌入式存储器的端口数目相同数量的WBC前后串接而成的边界寄存器WBR与串行输入/输出接口WSI/WSO、并行输入/输出接口WPI/WPO及SRAM/ROM内核连接，旁路寄存器WBY与边界寄存器WBR并联于串行输入/输出接口WSI/WSO之间，指令寄存器WIR分别连接边界寄存器WBR、旁路寄存器WBY和控制接口WIP。

测试壳Wrapper中的各组成单元符合IEEE 1500标准功能描述。

其中，