[发明专利]一种大尺寸的图像压缩处理系统及方法

说明书

技术领域

本发明涉及图像处理领域，尤其是涉及一种大尺寸的图像压缩处理系统及方法。

背景技术

随着多媒体技术和通信技术的不断发展，多媒体计算机对信息数据的存储和传输提出了更高的要求，特别是具有庞大数据量的数字图像通信，因此图像压缩和视频压缩得到了广泛应用。

目前对图像压缩处理方式主要是DSP或ASIC图像处理专用芯片的应用,大多数的该类处理芯片最大能够处理图像尺寸在1080P左右，而且在现在图像处理领域得到广泛的应用。但若要压缩更大型尺寸的图像，该类芯片在效率和速度上的图像处理能力就都难以达到，因此若要在达到理想帧率的前提下压缩处理大型尺寸图像，必须增加处理芯片的数量，这样就相应地增加了芯片制造成本，而且还造成系统复杂度等问题。

所以，在目前高清图像技术特别是高清视频显示的需求，急需具有高效处理能力的新型压缩方式对大型尺寸图像的压缩和处理。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述大尺寸的图像压缩处理效率低或成本大、系统复杂的缺陷，提供一种大尺寸的图像压缩处理系统及方法，效率高且成本低、系统简单。

本发明解决其技术问题所采用的技术方案是：构造一种大尺寸的图像压缩处理系统，包括用于存储图像数据的存储器，所述图像压缩处理系统还包括FPGA，而且，所述FPGA内嵌有：

分割模块，用于从所述存储器中读取待处理的图像，并将所述图像分割成多个图像块，且分别分配给多个压缩模块；

多个并行的压缩模块，用于分别对所分配的图像块进行压缩处理，以形成多个压缩数据流；

组合模块，用于将所述多个压缩数据流进行组合。

在本发明所述的图像压缩处理系统中，所述存储器为DDR。

在本发明所述的图像压缩处理系统中，所述压缩模块根据JPEG的压缩标准对每个图像块进行压缩处理。

在本发明所述的图像压缩处理系统中，所述图像压缩处理系统还包括与所述FPGA连接的接口模块，用于向外传送组合后的压缩数据流。

本发明还构造一种大尺寸的图像压缩处理方法，包括：

A.嵌入在FPGA内的分割模块从存储器中读取待处理的图像，并将所述图像分割成多个图像块，且分别分配给嵌入在FPGA内的多个压缩模块；

B.多个并行的压缩模块分别对所分配的图像块进行压缩处理，以形成多个压缩数据流；

C.嵌入在FPGA内的组合模块将所述多个压缩数据流进行组合。

在本发明所述的图像压缩处理方法中，分割模块以像素矩阵为单位进行图像读取，所述步骤A包括：

A1.分割模块采用复用方式轮询检测多个压缩模块是否有读请求，若相应压缩模块有读请求，则执行步骤A2；

A2.根据压缩模块的数量及像素矩阵的大小计算分配给相应压缩模块所对应的图像块中待读取的像素矩阵在存储器中的地址；

A3.根据所计算的地址读取相应的像素矩阵，并将所读取的像素矩阵分配给相应的压缩模块。

在本发明所述的图像压缩处理方法中，在所述步骤B中，每个压缩模块根据JPEG的压缩标准对每个图像块进行压缩处理。

在本发明所述的图像压缩处理方法中，在所述步骤B中，每个压缩模块对每个图像块进行压缩处理的步骤包括：

B1.将相应的图像块分成多个子图，每个子图的宽度为所述图像块的宽度，每个子图的高度为像素矩阵的高度；

B2.根据JPEG的压缩标准依次对每个子图进行压缩，以形成每个子图的压缩数据流，并在前一个子图压缩后进行复位；

B3.将每个子图的压缩数据流缓存在相应图像块所对应的先入先出队列中。

在本发明所述的图像压缩处理方法中，所述步骤C为：

C1.组合模块对各个图像块所对应的先入先出队列按顺序进行轮流读操作，并将所读取的压缩数据流按顺序组合在一起，而且，根据重新定义的间隔标准在相邻两个压缩数据流中间插入间隔信号。

在本发明所述的图像压缩处理方法中，在所述步骤B1之前，还包括：

B0.压缩模块判断是否收到相应先入先出队列所返回的队列已满信号，若是，则停止数据压缩；若否，则执行步骤B1。