[发明专利]用于解速率匹配的方法和装置

权利要求书

1.一种用于解速率匹配的方法，包括：

接收经速率匹配的编码数据流；

将所述经速率匹配的编码数据流缓存在缓冲存储器中；

在每个周期中从所述缓冲存储器中读出一个或多个比特；以及

在所述每个周期中，针对所述一个或多个比特计算其在所述编码数据流经速率匹配之前的数据流中的对应地址；并且

基于所计算的地址将所述一个或多个比特存储在后级存储器中。

2.根据权利要求1所述的方法，其中所述后级存储器包括两个或三个分离的单端口存储器。

3.根据权利要求2所述的方法，其中所读出的一个或多个比特至少包括系统比特、或第一校验比特和第二校验比特之一或两者。

4.根据权利要求3所述的方法，其中所述第一校验比特和所述第二校验比特被分离地存储在两个不同的单端口后级存储器中。

5.根据权利要求1所述的方法，其中所述编码数据是Turbo编码数据。

6.根据权利要求1-5中的任一项所述的方法，其中如果所述编码数据为重传数据，则在将所述一个或多个比特存储在所述后级存储器中之前，将所述一个或多个比特与之前传输的相应比特进行合并。

7.一种用于解速率匹配的设备，包括：

用于接收经速率匹配的编码数据流的装置；

用于缓存所述经速率匹配的编码数据流的装置；

用于在每个周期中从所述用于缓存所述经速率匹配的编码数据流的装置中读出一个或多个比特的装置；

用于在所述每个周期中针对所述一个或多个比特计算其在所述编码数据流经速率匹配之前的数据流中的对应地址的装置；以及

用于基于所计算的地址将所述一个或多个比特存储在后级存储器中的装置。

8.根据权利要求7所述的设备，其中所述后级存储器包括两个或三个分离的单端口存储器。

9.根据权利要求8所述的设备，其中所读出的一个或多个比特至少包括系统比特、或第一校验比特和第二校验比特之一或两者。

10.根据权利要求9所述的设备，其中所述第一校验比特和所述第二校验比特被分离地存储在两个不同的单端口后级存储器中。

11.根据权利要求7所述的设备，其中所述编码数据是Turbo编码数据。

12.根据权利要求7-11中的任一项所述的设备，其中如果所述编码数据为重传数据，则进一步包括用于将所述一个或多个比特与之前传输的相应比特进行合并的装置。

13.一种通信设备，包括：

接收器，被配置用于从基站接收下行数据；

存储器，包括缓冲存储器和后级存储器；以及

处理器，被配置用于从所述下行数据中获得经速率匹配的编码数据流、并且包括解速率匹配模块，

其中，所述解速率匹配模块被配置用于：

接收经速率匹配的编码数据流；

将所述经速率匹配的编码数据流缓存在所述缓冲存储器中；

在每个周期中从所述缓冲存储器中读出一个或多个比特；以及

在所述每个周期中，针对所述一个或多个比特计算其在所述编码数据流经速率匹配之前的数据流中的对应地址；并且

基于所计算的地址将所述一个或多个比特存储在所述后级存储器中。

14.根据权利要求13所述的通信设备，其中所述后级存储器包括两个或三个分离的单端口存储器。

15.根据权利要求14所述的通信设备，其中所读出的一个或多个比特至少包括系统比特、或第一校验比特和第二校验比特之一或两者。

16.根据权利要求15所述的通信设备，其中所述第一校验比特和所述第二校验比特被分离地存储在两个不同的单端口后级存储器中。

17.根据权利要求13所述的通信设备，其中所述编码数据是Turbo编码数据。

18.根据权利要求13-17中的任一项所述的通信设备，其中所述解速率匹配模块进一步被配置为，如果所述编码数据为重传数据，则在将所述一个或多个比特存储在所述后级存储器中之前，将所述一个或多个比特与之前传输的相应比特进行合并。