[发明专利]缓存系统及缓存访问方法

说明书

技术领域

本发明涉及信息缓存技术领域，特别是涉及一种缓存系统及缓存访问方法。

背景技术

由于处理器执行指令的速度和处理器访问主存储器的速度差距较大将影响电子设备的处理速度，因此，为了解决该问题，一般采用功耗相对较大而存取速度很快的缓存来暂时存放当前时刻处理器需要访问的指令和数据。其中，当缓存中存储有处理器所需的指令或数据时，即命中，处理器直接从缓存中获取即可；当缓存中没有当前需要的指令或数据时，缓存会产生一次失效，处理器流水线暂停，并在利用与下一级存储器之间中转暂存器从下一级存储器中获得相应的指令或数据后，处理器流水线才继续执行。

其中，对于指令缓存而言，为了降低指令缓存的失效率，往往会采用多路组相联的方式来组织一级指令缓存。通常一级指令缓存容量为32K字节或64K字节，并且通过2路或4路组相联。下面以容量为64K字节、4路组相联的一级指令缓存为例，假设被访问的指令能够命中，访问指令缓存方式通常包括如下两种方法：

方法1：第一周期内在TLB（Translation Look-Aside Buffer，转换旁视缓冲器）中查找待读取指令的虚拟地址对应的物理地址，第二周期内利用该物理地址的特定数量的低位访问指令缓存的标签部分，同时将4路的标签读出，第三周期内利用比较电路将读出的4路标签与该物理地址的特定数量的高位进行比较，确定出被命中的一路，第四周期内读取该被命中的一路的相应指令以得到待读取指令，第五周期内将所读取到的待读取指令发送至处理器流水线；

方法2：第一周期内在TLB中查找待读取指令的虚拟地址对应的物理地址，第二周期内利用该物理地址的特定数量的低位访问指令缓存的标签部分和指令部分，并将4路的标签和指令都读出来，第三周期内利用比较电路将读出的4路标签与该物理地址的特定数量的高位进行比较，确定出被命中的一路，进而将该被命中的一路的相应指令作为待读取指令并发送至处理器流水线。

其中，方法1和方法2相比，方法1花费时间较长，但是功耗较低；而方法2花费时间较短，但是由于要同时读出4路的标签和指令，因此功耗相当大。

可见，在保证低功耗的情况下，如何提高缓存访问速率是一个亟待解决的问题。

发明内容

为解决上述技术问题，本发明实施例提供了一种缓存系统及缓存访问方法，以在保证低功耗的情况下，提高缓存访问速率，技术方案如下：

第一方面，本发明实施例提供了一种缓存系统，包括：转换旁视缓冲器、比较电路，还包括：

容量不大于页且与主存储器直接相联的辅助缓存、位于所述辅助缓存和下一级存储器之间的中转暂存器；

所述辅助缓存包括信息区域和标签区域，其中，所述信息区域包括第一数量项数的信息子区域，所述标签区域包括第一数量项数的标签子区域，且每一项信息子区域唯一对应一项标签子区域；其中，每一项信息子区域所存储信息内容的物理地址的第二数量位数的低位为相应信息内容对应的块内地址和相应信息子区域的索引，每一项标签子区域所存储的标签为相应信息子区域中的信息内容所对应物理地址的第三数量位数的高位；

所述中转暂存器用于在所述比较电路产生失效信号后，在处理器的主控单元的控制下，通过所述下一级存储器获取待读取信息，进而将所获取的待读取信息发送至处理器流水线。

其中，每一项标签子区域所存储的标签为相应信息子区域中的信息内容所对应物理地址的第三数量位数的高位以及有效位；

相应的，所述比较电路用于在判断出处理器的主控单元从所述辅助缓存中获取的标签与从所述转换旁视缓冲器获取的物理地址的第三数量位数的高位相匹配并且所述有效位存储有效值时，产生命中信号；否则，产生失效信号。

其中，所述第二数量位数根据所述第一数量项数决定；

相应的，所述第三数量位数根据所述第二数量位数决定。

其中，所述辅助缓存包括：辅助指令缓存或辅助数据缓存。

其中，所述缓存系统，还包括：

缓存操作处理模块，用于在接收到所述主控单元发送的缓存操作指令时，对所述辅助缓存中的所述缓存操作指令所携带物理地址所对应的信息内容进行相应处理。

第二方面，本发明实施例还提供一种缓存访问方法，基于本发明实施例所提供的缓存系统，所述方法包括：