[发明专利]一种移位寄存器单元及栅极驱动电路

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括输入模块、复位模块、输出模块、下拉控制模块和下拉模块，其中，

所述输入模块，分别连接输入信号端、第一电压信号端、输出端子，用于响应于输入信号端输入的信号，将第一电压信号端输入的第一电压信号提供给输出端子；

所述复位模块，分别连接复位信号端、第二电压信号端、第一节点，用于响应复位信号端输出的复位信号，将第二电压信号端输入的第二电压信号提供给第一节点，所述第一节点为所述复位模块与所述输入模块的连接点；

所述输出模块，分别连接第一节点、第一时钟信号端和输出端子，用于响应于第一节点的电压，将第一时钟信号端输入的第一时钟信号提供给输出端子；

所述下拉控制模块，分别连接第一节点、第二节点、第二时钟信号端、输出端子和电源负电压端，用于响应于第二时钟信号端输入的第二时钟信号，将第二时钟信号提供给所述下拉控制模块的第二节点；以及响应于第一节点的电压或响应于输出端子的电压，将电源负电压端输入的电源负电压提供给第二节点，所述第二节点为所述下拉控制模块与所述下拉模块的连接点；

所述下拉模块，分别连接第一节点、第二节点、电源负电压端和输出端子，用于响应于第二节点的电压，将电源负电压端输入的电源负电压提供给第一节点和输出端子。

2.如权利要求1所述移位寄存器单元，其特征在于，所述输入模块包括：

第一薄膜晶体管，所述第一薄膜晶体管的栅极连接输入信号端，所述第一薄膜晶体管的漏极连接第一电压信号，所述第一薄膜晶体管的源极连接第一节点。

3.如权利要求1所述移位寄存器单元，其特征在于，所述复位模块包括：

第二薄膜晶体管，所述第二薄膜晶体管的栅极连接复位信号端，所述第二薄膜晶体管的漏极连接第一节点，所述第二薄膜晶体管的源极连接第二电压信号。

4.如权利要求1所述移位寄存器单元，其特征在于，所述输出模块包括：

第三薄膜晶体管，所述第三薄膜晶体管的栅极连接第一节点，所述第三薄膜晶体管的漏极连接第一时钟信号端，所述第三薄膜晶体管的栅极连接第一节点，所述第三薄膜晶体管的源极连接输出端子；

第一电容，连接在所述第一节点和所述输出端子之间。

5.如权利要求1所述移位寄存器单元，其特征在于，所述下拉控制模块包括：

第四薄膜晶体管，所述第四薄膜晶体管的栅极和漏极同时连接第二时钟信号端，所述第四薄膜晶体管的源极连接所述第二节点；

第五薄膜晶体管，所述第五薄膜晶体管的栅极连接第一节点，所述第五薄膜晶体管的源极连接电源负电压，所述第五薄膜晶体管的漏极连接第一节点；

第六薄膜晶体管，所述第六薄膜晶体管的栅极连接输出端子，所述第六薄膜晶体管的漏极连接第二节点，所述第六薄膜晶体管的源极连接电源负电压。

6.如权利要求5所述移位寄存器单元，其特征在于，所述下拉控制模块还包括：

第二电容，连接在所述第二节点和电源负电压之间。

7.如权利要求1所述移位寄存器单元，其特征在于，所述下拉模块包括：

第七薄膜晶体管，所述第七薄膜晶体管的栅极连接第二节点，所述第七薄膜晶体管的源极连接电源负电压，所述第七薄膜晶体管的漏极连接第一节点；

第八薄膜晶体管，所述第八薄膜晶体管的栅极连接第二节点，所述第八薄膜晶体管的漏极连接输出端子，所述第八薄膜晶体管的源极连接电源负电压。

8.如权利要求1～7任一权利要求所述移位寄存器单元，其特征在于，所有薄膜晶体管均为N型薄膜晶体管。

9.一种栅极驱动电路，包括级联的各级移位寄存器单元，其中，第一级移位寄存器单元的输入信号端连接起始信号端，第一级移位寄存器单元的复位信号端连接第二级移位寄存器单元的输出端子；最后一级移位寄存器单元的输入信号端连接前一级移位寄存器单元的输出端子，最后一级移位寄存器单元的复位信号端连接起始信号端；

除第一级和最后一级移位寄存器单元外，其余各级移位寄存器单元的输入信号端连接上一级移位寄存器单元的输出端子，复位信号端连接下一级移位寄存器单元的输出端子；

其特征在于，所有级联的移位寄存器单元均为如权利要求1～8任一权利要求所述的移位寄存器单元。