[发明专利]执行磁头在片测试的方法和系统

说明书

背景技术

图1示出了晶片（wafer）或基片12上形成的磁记录头的常规阵列10的平面图。常规阵列10包括按行形成的磁头（head）14。尽管只示出了六行五个、十一个或十四个磁头，但是通常制造更多行和每行具有更多磁头14。磁头14包括写换能器和读换能器。写换能器可以是垂直磁记录（PMR）、能量辅助磁记录（EAMR）或其他写入器。读换能器通常包括隧道磁阻（TMR）或其他类似的读传感器。

图2示出了测试磁头14的常规方法50。为了简便起见，只说明方法50的一部分。经由步骤52晶片12被加热至期望温度。步骤52可以包括将整个晶片12放置于炉内。然后可将炉设置为期望温度，和允许晶片12的温度平衡的时间。可替换地，如果测试需要稍冷的温度，则步骤52可以包括将晶片12冷却至期望温度。可以经由步骤54使用期望温度对磁头14进行测试（一个或多个）。例如，可以确定特定温度下的磁阻或其他特性。然后步骤52和54可以在不同温度下重复。

尽管磁头14以常规阵列10制造和利用方法50测试，但是存在显著缺陷。需要对磁头14进行的许多测试都具有破坏性。这些测试中至少一些测试需要在晶片上进行。在片测试（on-wafer test）是在测试期间器件14的大部分或全部都保留在晶片12上进行的测试。一旦在在片测试中实施这些破坏性测试，则磁头14无法布置于要使用和/或出售的器件中。例如，可能需要知道磁头14中TMR传感器的阻挡温度（Tb）和阻挡温度分布（TbD）。使用方法50可以确定这些。为了达到此目的，在步骤52加热晶片。在步骤54，当晶片12处于高温时施加磁场，然后晶片冷却至室温，和对于在高温时施加的磁场确定TMR传感器的传递曲线。更具体地，在室温下确定每个磁头14中每个读传感器的电阻与场的关系曲线。一旦步骤52中晶片加热的温度超过TMR传感器的阻挡温度，则传递曲线的外形发生变化。因此，可以确定磁头14的阻挡温度。然而，因为磁头14已经加热超过阻挡温度，所以磁头14中的读传感器可能被损坏。结果是，磁头14无法继续使用。因此，已知大部分信息的磁头14无法继续用于器件中。而且，如果晶片之间有差别，则方法50无法充足地捕获这些差别或预测磁头在其他晶片上的特性。即使在晶片12上放置独立的测试结构（图1中未示出），方法50仍被用于测试磁头14。因此，仍要面对涉及磁头14损坏的相同问题。

因此，需要测试磁头阵列的改良方法和系统。

发明内容

描述了测试读换能器的方法和系统。读换能器包括在晶片上制造的读传感器。系统包括居于晶片上的测试结构。测试结构包括测试器件和加热器。测试器件对应读传感器。加热器靠近测试器件和经配置加热所述测试器件且大体上不加热读传感器。因此，测试结构允许在高于环境温度的多个不同温度下进行测试器件的在片测试。

附图说明

图1示出了一部分常规磁头阵列。

图2示出了测试磁头阵列的常规方法的流程图。

图3示出了磁头阵列的示例性实施方式。

图4示出了阵列中一部分测试结构的示例性实施方式。

图5示出了测试结构中测试器件的示例性实施方式。

图6示出了非破坏性测试阵列磁头的方法的示例性实施方式的流程图。

图7示出了非破坏性测试阵列磁头的方法的另一示例性实施方式的流程图。

图8示出了非破坏性测试磁头阵列的系统的示例性实施方式。

图9示出了为非破坏性测试磁头阵列提供的信号的示例性实施方式。

图10示出了非破坏性测试磁头阵列的方法的另一个示例性实施方式的流程图。

具体实施方式

图3示出了基片或晶片102上形成的磁头阵列100的示例性实施方式。为了清楚起见，图3未按照比例。阵列100包括磁头104和测试结构110。为了清楚起见，只标注了一些磁头104和测试器件110。为了简便起见，只示出了四行分别具有特定数目的磁头104。然而，通常来说，晶片102具有更多行和每行具有更多磁头104。例如，在一些实施方式中，所述晶片102包括多个闪存区，每个包括51行（条）磁头104。每个磁头104包括至少一个读换能器。在其他实施方式中，每个磁头104可包括至少一个写换能器和至少一个读换能器。写换能器可以是垂直磁记录（PMR）、能量辅助磁记录（EAMR）或其他写入器。读换能器通常包括一个或多个隧道磁阻（TMR）或其他类似的读传感器。