[发明专利]经由总线系统传输数据的系统和方法

说明书

技术领域

本发明总体上涉及电气或电子系统，在具体的实施方式中，涉及一种包括总线的系统，以及一种用于经由总线系统传输数据（例如错误数据）的方法。

背景技术

在电气或电子系统中，各种单独的系统模块（例如各种电子/电气组件、各种电子/电气部件（例如诸如集成电路等的各种半导体部件）、各种子部件）设置在一个相同的部件或集成电路等中，并且通过诸如总线系统的传输介质进行通信。

总线系统可包括一条或多条传输线。总线系统可由相应系统的几个（具体地，两个以上）模块/部件/元件共同使用。

许多传统的总线系统包括几个分系统，例如，由一条或多条数据线组成的数据总线；和/或由一条或多条地址线组成的地址总线；和/或由一条或多条控制线组成的控制总线。

与此相比，其他总线系统具有更简单的结构。例如，所谓的IBCB总线（IBCB=块间通信总线）通常仅包括用于连接两个单独模块/组件/元件的两条传输线。

相对简单的总线系统的其他示例是CAN总线（CNN=控制器区域网络）、LIN总线（LIN=本地互连网络）等，CAN总线通常仅包括两条或三条线（例如：CAN_HIGH，CAN_LOW以及可选择地，CAN_GND（接地）），LIN总线通常仅包括一条单个传输线。

在许多传统的系统中，例如，在具有IBCB总线的系统中，各种模块/组件/元件可连接成链状结构。例如，第一个组件可经由两条IBCB传输线连接到第二组件，第二组件可经由两条IBCB传输线连接到第三组件，第三组件可经由两条IBCB传输线连接到第四组件，等等。因此，例如，在上述组件链中，逻辑“1”（或相应地，逻辑“0”）可首先从第一个组件传输至第二组件，然后从第二组件传输至第三组件，再从第三组件传输至第四组件，等等。

另外，可设置中央微处理器或微控制器，例如，中央微处理器或微控制器可通过例如SPI（SPI=串行外设接口）或任何其他合适的连接与上述组件链中的第一个（或最后一个）组件相连。

然而，在出现错误时，相应的错误数据必须传输到上述微处理器或微控制器、和/或例如主控制设备。

为此，在传统的系统中，可设置单独的传输线，以将相应的组件直接与上述中央微处理器或微控制器和/或上述主控制设备连接。然而，在这种情况下，必须设置额外的电缆。

因为这些或其他原因，需要提供一种经由总线系统传输数据（特别是传输错误数据）的改进的系统和方法。

发明内容

根据本发明的一个实施方式，提供一种经由总线系统传输错误数据的方法，所述总线系统将电子系统的多个模块/组件/元件连接成链状结构，所述方法包括：在第一阶段，传输关于在所述电子系统中发生的错误类型的信息；以及在第二阶段，传输关于错误发生在所述电子系统中何处的信息。

其中，所述第一阶段包括：将用于传输关于所述电子系统中所发生的错误类型的信息的请求通过所述链状结构从一个模块/组件/元件传输至另一个模块/组件/元件。

其中，所述第二阶段包括：将用于传输关于错误发生在所述电子系统中何处的信息的请求通过所述链状结构从一个模块/组件/元件传输至另一个模块/组件/元件。

其中，所述第一阶段早于所述第二阶段发生。

其中，所述第二阶段早于所述第一阶段发生。

其中，响应于接收所述用于传输关于所述电子系统中所发生的错误类型的信息的请求，所述链状结构中的最后一个模块/组件/元件产生响应数据，并将所述响应数据发送至所述链状结构中在前的模块/组件/元件。

其中，响应于从所述最后一个模块/组件/元件接收所述响应数据，所述链中的所述在前的模块/组件/元件通过将从所述最后一个模块/组件/元件接收的所述响应数据和在所述链中所述在前的模块/组件/元件内部所产生的响应数据组合来产生修正的响应数据，并将所述修正的响应数据发送至所述链状结构中的下一个在前的模块/组件/元件。

其中，响应于接收所述用于传输关于错误在所述电子系统中何处发生的信息的请求，所述链状结构中的最后一个模块/组件/元件产生响应数据，并将所述响应数据发送至所述链状结构中在前的模块/组件/元件。

其中，响应于从所述最后一个模块/组件/元件接收所述响应数据，所述在前的模块/组件/元件通过将从所述最后一个模块/组件/元件接收的所述响应数据与所述在前的模块/组件/元件内部所产生的响应数据组合来生成修正的响应数据，并将所述修正的响应数据发送至所述链状结构中下一个在前的模块/组件/元件。