[发明专利]用于图像传感器的多斜率列并行模/数转换中的校准

说明书

技术领域

本发明的实施例涉及图像传感器的领域，且更特定来说，涉及用于图像传感器的多斜率列并行模/数转换。

背景技术

图像传感器随处可见。它们广泛用于数字静态相机、数字视频相机、蜂窝式电话、安全相机、医疗装置、汽车和其它应用中。

许多图像传感器应用受益于快速处理速度。一种实现快速处理速度的方式是增加图像传感器能够读出所俘获的图像的速度。图像传感器的读出电路通常包含将来自像素阵列的模拟电压输出转换为用于构建数字图像的数字值的模/数(A/D)转换器。已经使用列并行A/D转换架构(其中每一列读出线或位线电耦合到对应的A/D转换器)来增加图像传感器的读出速度。

一种类型的读出使用单坡单斜率(SRSS)列并行A/D转换。术语单坡意味着参考电压斜坡信号在整个参考电压斜坡范围内仅作单一回合。术语单斜率意味着参考电压斜坡信号在整个参考电压斜坡范围上仅具有单一恒定斜率。

图1是具有列并行A/D转换架构的图像传感器100的框图。所述图像传感器包含控制电路102、像素阵列104、读出电路120和数字处理逻辑128。出于说明简单起见，所说明的像素阵列仅包含具有四个像素单元108的第一列106-1，和具有四个像素单元108的第二列106-2。将理解，实际的图像传感器通常包含数百上千列，且每一列通常包含数百上千像素。

在使用期间，在每一像素单元已获取其图像数据或电荷之后，可将图像数据或电荷从像素单元读出到列读出线或位线110-1、110-2上的读出电路120。像素阵列的每一列可存在一根位线，且可使用用于所有列的位线一次读出一行像素单元。读出电路可包含单独的A/D转换器114-1、114-2来用于像素阵列的对应的位线和/或列。也就是说，每一列可共享读出电路的包含对应的A/D转换器114的一部分。如图所示，每一位线和/或列还可具有对应的列放大器112-1、112-2来放大图像数据或电荷。

每一A/D转换器包含对应的比较器116-1、116-2和锁存器118-1、118-2。所述比较器中的每一者具有两个输入端子。可将来自列放大器的经放大的图像数据提供给所述比较器的非反相输入端子(即，图解说明中的“+”端子)。读出电路还包含电压斜坡产生器122。所述电压斜坡产生器可产生且输出电压斜坡信号(VRAMP)。所述电压斜坡信号可与比较器的反相输入端子(即，图解说明中的“-”端子)进行耦合。所述电压斜坡信号可例如在锯齿形电压斜坡中从初始电压(例如，0V)斜升到最终的全刻度电压(V_FS)。在另一实施方案中，+和-端子可互换。在一些实施方案中，可使用单端比较器，其采用等于VRAMP与列放大器输出之间的差的单一输入。

读出电路还包含计数器124。在施加电压斜坡信号(VRAMP)时，计数器递增。举例来说，所述计数器可为N位计数器，其中N表示A/D转换器的以位计的分辨率，和/或数字输出值中的位的数目。通常，N的范围为从6位到12位，或更多。在每一A/D转换期间，N位计数器可从0递增到2^N-1。举例来说，在8位的特定情况下，计数器可从0计数到255，其中每一不同计数可表示在A/D转换期间来自像素单元的模拟电压将被映射到的不同数字电平。计数器可在时钟循环期间递增，使得N位A/D转换可花费大约2^N个时钟循环来完成。计数器经耦合以将计数信号126提供给用于对应列的每一锁存器118-1、118-2。

所述比较器可将输入电压斜坡信号(VRAMP)与来自(例如，正输出的行的)像素单元的输入经放大模拟输入电压进行比较。比较器的输出耦合到对应锁存器的输入。当比较器确定输入电压斜坡信号(VRAMP)与来自对应列中的对应像素单元的经放大模拟输入电压匹配时，对应的锁存器可锁存输出计数信号126。经锁存的计数信号可表示在A/D转换期间来自像素单元的经放大模拟输入电压已被映射到的数字电平。当电压斜坡信号不与来自对应列中的对应像素单元的经放大模拟输入电压匹配时，那么对应的锁存器不锁存输出计数信号(例如，允许VRAMP在计数器继续计数时进一步增加，直到某时值匹配为止)。在一替代实施例中，除了全局计数器和局部锁存器之外，可使用局部计数器，且当比较器触发时，对应的局部计数器可停止计数。可从锁存器将经锁存的计数信号值输出到数字处理逻辑128。在需要时，可与缓冲器(例如，随机存取存储器缓冲器)并行地传送值，且随后按序输出到数字处理逻辑。