[发明专利]ATSC系统RS编码中常系数矩阵的生成装置和方法

说明书

技术领域

本发明涉及数字电视广播（Advanced Television Systems Committee,ATSC）技术，特别涉及一种ATSC系统RS编码中常系数矩阵的生成方法。

背景技术

里德——索罗门（Reed-Solomon,RS）码是一类具有很强纠错能力的多进制BCH码，它既能纠正随机误码也能纠正突发误码，在现代通信系统中得到了广泛的应用。

ATSC系统采用了级联码，内码是网格编码(Trellis Coded Modulation,TCM)，外码是有限域GF(2⁸)上的(207,187)系统缩短RS码。图1给出了RS(207,187)码的生成多项式系数g_i（0≤i<20），g_i用幂次表示形式表示。

并行RS编码器的结构如图2所示，它主要由移位寄存器、有限域加法器和有限域乘法器组成，其实现复杂度在很大程度上取决于有限域乘法器。现有技术采用矩阵连乘UV(g_i)W实现有限域乘法，其中矩阵U和矩阵W取决于采用何种对偶基，常数乘数矩阵V(g_i)的生成是设计的关键。对于有限域GF(2⁸)，乘数矩阵V(g_i)的维度为8×8，对于每个生成多项式系数g_i，现有技术需要进行1次查表运算得到矩阵V(g_i)的第一行元素，接着进行7次复杂运算分别得到矩阵V(g_i)的其余7行元素，每次复杂运算包括的平均运算量为8次乘法和7次加法。ATSC系统共有20个生成多项式系数，因此，现有方法需要进行20次查表运算、20*7*8=1120次乘法和20*7*7=980次加法。可见现有构造乘数矩阵的方法计算量大，由此带来常系数矩阵生成速度慢的缺点。

发明内容

针对ATSC系统RS编码存在的构造乘数矩阵计算量大的技术缺点，本发明提供了一种快速生成常系数矩阵的方法，有效降低矩阵生成的计算量，提高常系数矩阵的生成速度。

如图4所示，常系数矩阵的生成装置主要由控制器、域元素二进制表示查找表、基转换矩阵存储器、逆基转换矩阵存储器、乘法运算单元、存储单元六部分组成。整个常系数矩阵的生成过程分五步完成：第一步，根据本原多项式生成域元素二进制表示查找表，查找表的索引为域元素的幂j，其中，0≤j<255，查找表每行的内容为域元素的二进制表示；第二步，控制器以l（生成多项式系数g_i的幂次表示形式为α^l）为索引从域元素二进制表示查找表中读取连续8个域元素α^l,α^l+1,…,α^l+7的二进制表示构成乘数矩阵V(g_i)，读取时采用循环读取方式，若l+7>254，即从第l行到表末行不足8行时，则接着从表首行（第0行）读取，直到读取完8个域元素的二进制表示；第三步，控制器读取逆基转换矩阵U，U与V(g_i)在乘法运算单元完成乘法UV(g_i)，所得乘积T(g_i)写入存储单元；第四步，控制器读取基转换矩阵W，与存储单元中的乘积中间值T(g_i)在乘法运算单元完成乘法T(g_i)W，所得乘积即为乘数矩阵Z(g_i)；第五步，重复第二、三、四步，得到所有20个生成多项式系数的常系数矩阵。

综上可见，与现有解决方案相比，本发明去掉了构造乘数矩阵涉及的20*7*8=1120次乘法和20*7*7=980次加法，对于每个生成多项式系数g_i，只需从域元素二进制表示查找表中取出相应的连续8个域元素的二进制表示即可构造其乘数矩阵，进而生成常系数矩阵，计算量低，易于实现，能明显提高常系数矩阵的生成速度。

关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。

附图说明

图1给出了生成多项式系数g_i（g_i用幂次表示形式表示）

图2是并行RS编码器的结构框图；

图3给出了生成常系数矩阵的简化流程图；

图4给出了常系数矩阵的生成装置功能框图；

图5给出了部分域元素的二进制表示；

图6比较了两种常系数矩阵生成方案的运算量。

具体实施方式