[发明专利]控制多核环境中的功率消耗

说明书

背景技术

高性能计算（HPC）和超级计算环境可能需要多个核的集成。然而，这些环境中的功率消耗可能是很大的。

附图说明

通过阅读以下说明书和所附权利要求以及通过参考下列附图，本发明的实施例的各种益处对于本领域技术人员将变得清楚，在附图中：

图1是示出根据一些实施例的示例计算机系统的框图；

图2是示出根据一些实施例的多核处理器的示例的框图；

图3是示出根据一些实施例的插槽功率控制单元（PCU）的示例的框图；

图4是示出根据一些实施例的可用于控制核的频率的核本地功率单元（CLPU）的示例的框图；以及

图5是根据一些实施例的调制分片（tile）中的核的频率的示例方法的流程图。

具体实施方式

实施例可以涉及在多核环境中实现对第一核的频率的调制的设备，其中该设备可以包括用以确定指派给第一核的功率限制的逻辑、用以确定第一核的停滞计数的逻辑以及用以至少基于指派给第一核的功率限制和第一核的停滞计数调制第一核的频率的逻辑。第一核可被包括在多核计算机环境中的插槽的第一分片中。

实施例可以涉及其中锁相环（PLL）被配置为与多核环境中的时钟信号相关联的系统。该系统可以包括与PLL相耦合且被配置为包括多个分片的插槽。分片中的至少一个可以包括第一核和第二核。第一核可被配置为包括用以确定指派给第一核的功率限制、确定第一核的停滞计数以及用以至少基于指派给第一核的功率限制和第一核的停滞计数调制第一核的频率的逻辑。可以独立于与第一核无关联的分片的频率而执行对第一核的频率的调制。

实施例可以涉及计算机实施的方法，该计算机实施的方法提供对多核环境的第一分片中的核的频率的调制，该调制至少基于核的估计的功率需求、指派给核的功率限制和核的停滞计数、至少独立于其它分片中的核而进行。第一分片和其它分片可以与插槽的锁相环（PLL）相关联。

转到图1，根据一些实施例示出了图示示例计算机系统100的框图。计算机系统100可以包括中央处理单元（CPU）105、图形和存储控制器中心（GMCH）110和输入/输出控制器中心（ICH）125。GMCH 110可经由总线107被耦合到CPU 105。ICH 125可经由总线122被耦合到GMCH 110。GMCH 110还可被耦合到存储装置115和显示装置120。ICH 125可被耦合到I/O装置130。GMCH 110可以包括图形系统200（未示出）。虽然CPU 105、GMCH 110和ICH 125可被示出为分离的部件，但是这些部件中的两个或更多的功能可被组合。可使用电源150来向计算机系统100提供功率。电源150可以是电池或外部功率源。

对于某些实施例，CPU 105可以是多核处理器。例如，多核处理器可以基于加利福尼亚州圣克拉拉市的英特尔公司的集成众核（MIC）架构，并且可以被实施为PCI Express（快速外围部件互连）卡。计算机系统100还可以包括许多其它部件；然而，为了简明起见，未示出它们。对于某些实施例，计算机系统100可以是服务器计算机系统。

转到图2，根据一些实施例示出了图示示例多核处理器的框图。多核处理器200可以包括多个核240、242、250、252、260、262、270和272以及多个分片205、215、225和235。每个分片可以包括两个核。例如，分片205可以包括核240和242。应注意的是，多核处理器200中的分片和核的数目可以更多得多。例如，可以有五十（50）个核被包括在二十五（25）个分片中。核240-272和分片205-235可以与插槽相关联。

通常，多核处理器200可被实施为具有为所有分片205-235和核240-272提供共同的参考信号并且因此提供相同频率的单个锁相环（PLL）280。这可以将所有的核240-272限制到单个频率并且因此限制到单个性能（P）状态。克服该限制的一个可能的解决方案是每个核或分片实施一个PLL。这可以能够使得将分片205的核240置于一种P状态（例如，P0）中而将分片215的核250置于不同的P状态（例如，P1）中。然而,该解决方案在存在设计或功率约束时可能是不实际的。