[发明专利]用于跨过多个硬件线程的虚拟线程的细粒度并行的低延迟变量转移网络

权利要求书

1.一种电路安排，包含：

布置在多个处理核心中的多个硬件线程，每个处理核心包括一个寄存器堆和多个硬件线程当中的至少一个硬件线程；以及

耦合在多个处理核心之间的变量转移网络，该变量转移网络被配置成在多个处理核心当中的一个源处理核心中的源硬件线程与多个处理核心当中的一个目的地处理核心中的目的地硬件线程之间传送变量。

2.如权利要求1所述的电路安排，进一步包含多个变量寄存器，每个变量寄存器被分配给多个硬件线程当中的各个硬件线程，其中该变量转移网络被配置成响应将变量存储在分配给目的地硬件线程的变量寄存器中，将变量传送给目的地处理核心。

3.如权利要求2所述的电路安排，其中将多个变量寄存器架构成每个处理核心的寄存器堆，以及其中布置在每个处理核心内的依赖性逻辑处理寄存器堆中的多个本地寄存器和多个变量寄存器两者的依赖性。

4.如权利要求2所述的电路安排，其中将变量转移网络配置成响应源硬件线程执行的指令将变量传送给目的地处理核心。

5.如权利要求4所述的电路安排，其中该指令包含将变量从源处理核心的寄存器堆中的本地寄存器移动到分配给目的地硬件线程的变量寄存器的放置指令。

6.如权利要求5所述的电路安排，其中分配给目的地硬件线程的变量寄存器包括指示目的地硬件线程是否准备好在变量转移网络上接收变量的信用标志，以及其中将该源处理核心配置成延迟放置指令，直到该信用标志指示目的地硬件线程准备好接收变量。

7.如权利要求2所述的电路安排，其中该变量转移网络被配置成响应将变量存储在源处理核心中分配给目的地硬件线程的变量寄存器中，使变量出现在目的地处理核心中与源线程相联系的变量寄存器上，以及其中该目的地硬件线程被配置成响应目的地硬件线程执行的指令，将变量从分配给源硬件线程的变量寄存器移动到目的地处理核心的寄存器堆中的本地寄存器。

8.如权利要求7所述的电路安排，其中该指令包含取得指令，其中目的地处理核心中分配给源硬件线程的变量寄存器包括指示在目的地处理核心中分配给源硬件线程的变量寄存器中是否存储了有效数据的有效标志，以及其中该目的地处理核心被配置成延迟取得指令，直到该有效标志指示在目的地处理核心中分配给源硬件线程的变量寄存器中存储了有效数据。

9.如权利要求7所述的电路安排，其中该目的地处理核心被配置成响应将变量从目的地处理核心中分配给源硬件线程的变量寄存器移动到目的地处理核心的寄存器堆中的本地寄存器，在变量转移网络上返回信用。

10.如权利要求1所述的电路安排，其中该变量转移网络包含耦合在源处理核心与目的地处理核心之间的发送总线，该发送总线包括配置成传送变量的多条数据线、配置成为目的地硬件线程传送标识符的至少一条线程标识符线、和配置成指示正在多条数据线上传送有效数据的时间的有效线。

11.如权利要求10所述的电路安排，其中数据、线程标识符和有效线的每一种由源处理核心驱动，以及其中该发送总线进一步包括由目的地处理核心驱动和配置成响应目的地硬件线程成功转移了变量将信用返回给源处理核心的信用线。

12.如权利要求10所述的电路安排，其中该发送总线包含从源处理核心到目的地处理核心的专用总线，以及其中该变量转移网络包含多条发送总线，以便多个处理核心的每一个包括到多个处理核心当中的每个其它处理核心的专用总线。

13.如权利要求10所述的电路安排，其中该发送总线从源处理核心耦合到多个处理核心当中的每个其它处理核心，以及其中该发送总线进一步包括配置成为目的地处理核心传送标识符的至少一条核心标识符线。

14.一种集成电路器件，其包括如权利要求1所述的电路安排。

15.一种程序产品，其包含计算机可读介质和存储在该计算机可读介质上和定义如权利要求1所述的电路安排的逻辑定义程序代码。