[实用新型]氧化锌避雷器带电测试抗干扰装置

说明书

技术领域

本实用新型涉及一种用于消除氧化锌避雷器带电测试中的干扰、并提供准确测试结果的氧化锌避雷器带电测试抗干扰装置。

背景技术

对氧化锌避雷器进行带电测试能了解其实际运行状态，以判定其保障电网安全的能力。氧化锌避雷器带电测试主要测量氧化锌避雷器的全电流、阻性电流、容性电流等等。但氧化锌避雷器周围的工作空间中常存在其它的带电导体，特别是在变电站这种导体相对密集的地方，导体之间电磁场的作用会在测试氧化锌避雷器时产生干扰电流，使得测得的数据不准确，所以必须消除氧化锌避雷器带电测试中出现的干扰电流。

现有技术中的氧化锌避雷器的带电测试，普遍采用定量补偿的方法消除干扰，即直接加入相间干扰角进行补偿，如测量A相时，增加（2～5°）的补偿干扰角，而测量C相时，增加（-2～-5°）的补偿干扰角，此法将现场情况过度简单模拟，无法保证补偿后测量值的准确性。

发明内容

本实用新型的目的是为了克服上述缺陷，提供一种消除氧化锌避雷器带电测试中的干扰，提供准确的氧化锌避雷器带电测试数据的氧化锌避雷器带电测试抗干扰装置。

为实现上述目的，本实用新型设计的氧化锌避雷器带电测试抗干扰装置，包括存储单元、计算单元，以及输出单元，其特征在于：还包括避雷器尺寸输入单元、避雷器及周围导体空间坐标输入单元、导体运行电压输入单元和避雷器带电测试数据输入单元，所述避雷器尺寸输入单元、避雷器及周围导体空间坐标输入单元、导体运行电压输入单元和避雷器带电测试数据输入单元的输出端均与所述存储单元输入端连接，所述存储单元和计算单元双向连接，所述计算单元的输出端与所述输出单元的输入端连接。

所述存储单元包括FPGA模块、EPROM模块和SDRAM模块，所述EPROM模块和SDRAM模块均与所述FPGA模块连接。

所述避雷器尺寸输入单元、避雷器及周围导体空间坐标输入单元、导体运行电压输入单元和避雷器带电测试数据输入单元均为触摸屏。

所述计算单元为51系列单片机。

所述输出单元包括液晶屏和打印机。

本实用新型仿真计算氧化锌避雷器的运行环境，能够全面反映氧化锌避雷器带电测试中的干扰情况，将氧化锌避雷器实际带电测试数据、干扰电流幅值和相位以修正带电测试数据作为参考值，计算出修正的带电测试数据，显著提高了氧化锌避雷器带电测试精度，满足电力系统智能化发展的需要。

附图说明

图1是本实用新型原理框图；

图2是本实用新型氧化锌避雷器及周围导体数学模型图（以存在1个导体为例）；

图3是本实用新型的存储单元结构框图；

图中：1存储单元；11—FPGA模块；12—EPROM模块；13—SDRAM模块；21—避雷器尺寸输入单元；22—避雷器及周围导体空间坐标输入单元；23—导体运行电压输入单元；3—计算单元；4—输出单元。

具体实施方式

以下结合附图和具体实施例对本实用新型作进一步的详细描述：

如图1所示的氧化锌避雷器带电测试抗干扰装置，包括避雷器尺寸输入单元21、避雷器及周围导体空间坐标输入单元22、导体运行电压输入单元23、避雷器带电测试数据输入单元24、存储单元1、计算单元3，以及输出单元4，避雷器尺寸输入单元21、避雷器及周围导体空间坐标输入单元22、导体运行电压输入单元23和避雷器带电测试数据输入单元24的输出端均与存储单元1输入端连接，存储单元1和计算单元3双向连接，计算单元3的输出端与输出单元4的输入端连接。避雷器尺寸输入单元21、避雷器及周围导体空间坐标输入单元22、导体运行电压输入单元23和避雷器带电测试数据输入单元24均为触摸屏。存储单元1包括FPGA模块11、EPROM模块12和SDRAM模块13，EPROM模块12和SDRAM模块13均与FPGA模块11连接，参照图3，存储单元1实现对数据的存储与管理。其中，FPGA模块11作为控制器，控制数据的读取，或与计算单元中的CPU协同控制；EPROM模块12中固化有专用计算程序，供计算单元调用；SDRAM模块13作为大容量存储介质，存储各类数据。计算单元3为51系列单片机，输出单元4包括液晶屏和打印机。