[实用新型]一种三线串行外设接口的开关矩阵控制电路

说明书

技术领域

本申请涉及微波矩阵开关总线设计技术领域，更具体的说，涉及一种三线串行外设接口的开关矩阵控制电路。

背景技术

开关矩阵是将多路输入设备输入的射频信号进行组合和分配，并将可用的射频信号在同一时间进行多路输出的设备。常用的开关矩阵通过PIN（positive-intrinsic negative，在P和N半导体材料之间加入一薄层低掺杂的本征半导体层）驱动器进行电流驱动，而PIN驱动器又是由TTL（Transistor Transistor Logic，晶体管-晶体管逻辑电平）进行控制，因此，开关矩阵电路需要的PIN驱动器的路数决定了TTL的路数。对于不同的开关矩阵电路，其中需要不同路数的PIN驱动器。

目前，存在两种比较常用的开关矩阵控制方式，包括：并行控制方式和异步串行接口RS（Recommended Standard，推荐标准）232的控制方式。以控制为例对两种开关矩阵控制方式进行说明。

其中并行控制方式的具体工作原理为，上位控制电路提供72根TTL控制线，分别连接到12×6G开关矩阵电路的72路PIN驱动器，实现直接对12×6G开关矩阵电路的控制。但是，这种并行控制方式需要的控制线太多，不便于将采用并行控制方式的上位控制电路装配在尺寸要求较高的电路中，且上位控制电路不能提供出大量的控制线。

异步串行接口RS232的控制方式具体工作原理为，开关矩阵电路通过异步串行接口RS232与上位控制电路连接。其中，上位控制电路与异步串行接口RS232仅连接接收线、发送线和地线三根控制线，大大减少了控制线的数量。但开关矩阵电路需要对RS232串口通讯协议进行解析，解析成功后输出所需要的72位TTL控制信号，再将72位控制信号连接到PIN驱动器，实现对开关矩阵的控制。因此，开关矩阵电路需要增加单片机或者FPGA（Field－Programmable Gate Array，现场可编程门阵列）等控制电路对RS232串口通讯协议进行解析，并且需要增加软件设计部分，对于可靠性要求高的产品进行设计和测试，都相应增加了很大的技术难度。

实用新型内容

针对上述问题，本申请提供一种三线串行外设接口的开关矩阵控制电路，以解决现有技术中采用并行控制方式需要的控制线太多，不便于装配在尺寸要求较高的电路中，同时上位控制电路不能提供出大量的控制线的问题，以及采用异步串行接口RS232的控制方式需要增加单片机或者FPGA等控制电路对RS232串口通讯协议进行解析，并且需要增加软件设计部分，对于可靠性要求高的产品进行设计和测试，都相应增加了很大的技术难度的问题。技术方案如下：

本申请提供一种三线串行外设接口的开关矩阵控制电路，包括：上位控制电路和在普通二极管的P和N半导体材料之间加入一薄层低掺杂的本征半导体层的PIN驱动器，还包括：

输入端与所述上位控制电路的发送端口连接，输出端与所述PIN驱动器的输入端连接的移位寄存器组；其中，所述上位控制电路的发送端口包括串行数据信号发送端口、时钟信号发送端口和置位信号发送端口；所述移位寄存器组包括至少一个移位寄存器；

所述移位寄存器组的输入端包括各个移位寄存器的串行数据输入端、各个移位寄存器的移位寄存器时钟脉冲输入端和各个移位寄存器的存储寄存器时钟脉冲输入端；所述移位寄存器组的输出端包括各个移位寄存器的串行数据输出端和各个移位寄存器的并行数据输出端；

其中，所述各个移位寄存器的移位寄存器时钟脉冲输入端通过时钟线与所述时钟信号发送端口连接；

所述各个移位寄存器的存储寄存器时钟脉冲输入端通过置位线与置位信号发送端口连接；

所述移位寄存器组中的第一个移位寄存器的串行数据输入端通过数据线与所述串行数据信号发送端口连接；所述移位寄存器组中的其他移位寄存器的串行数据输入端连接与其相邻的上一个移位寄存器的串行数据输出端；

所述各个移位寄存器的并行数据输出端与所述PIN驱动器的输入端连接。

优选地，所述移位寄存器包括型号为54HC595的移位寄存器。

优选地，所述PIN驱动器包括型号为JLQ-22的驱动器。

优选地，所述PIN驱动器包括4路输入端和4路输出端，其中，

所述PIN驱动器的4路输入端分别与移位寄存器的4路并行数据输出端连接。

优选地，还包括：

与所述上位控制电路的串行数据信号发送端口相连接的第一发送电路；

与所述上位控制电路的时钟信号发送端口相连接的第二发送电路；