[实用新型]一种用于宽范围电源输入的内部供电电路

权利要求书

1.一种用于宽范围电源输入的内部供电电路，其特征在于，包括电源电压判断单元和产生内部供电的Regulator电路，具体为一个电流源，十三个P型MOS管、九个N型MOS管、两个电容、八个电阻和两个齐纳二极管，其中：

所述电源电压判断单元包括六个电阻、四个NMOS管和五个PMOS管，电阻R1、电阻R2与电阻R3是电源VIN的分压电阻，第一N型MOS管MN1是使能开关管，第一N型双极型晶体管N1、第二N型双极型晶体管N2、第一P型MOS管MP1、第二P型MOS管MP2、电阻R4和电阻R5是电源电压判断单元的主体结构，第一N型双极型晶体管N1与第二N型双极型晶体管N2为匹配关系，比例为N∶1，当电源VIN的分压高于 时，即电源VIN的电压高于 时，电源电压判断单元输出为高电平，当电源VIN的电压低于 时，电源电压判断单元输出为低电平；

所述产生内部供电的Regulator电路，包括两个电阻、五个NMOS管、八个PMOS管、两个齐纳二极管和两个电容，第六P型MOS管MP6、第七P型MOS管MP7与第八P型MOS管MP8是电路中的 电流偏置管，为Regulator电路提供偏置电流，第一齐纳二极管D1为第十二P型MOS管MP12、第十三P型MOS管MP13提供偏置电压，当电路使能关断时通过电阻R7对第八N型MOS管MN8的栅极进行放电，第十P型MOS管MP10、第十一P型MOS管MP11、第十二P型MOS管MP12、第十三P型MOS管MP13、第九N型MOS管MN9与第十N型MOS管MN10为选择电路，当电源电压较低时，第九P型MOS管MP9的栅极拉低，第九P型MOS管MP9导通，VDD的输出等于VIN，当源电压较高时，第九P型MOS管MP9的栅极拉高，第九P型MOS管MP9关断，VDD的输出等于第二齐纳二极管D2的稳压值减去第八N型MOS管MN8的VGS8值。

2.根据权利要求1所述的一种用于宽范围电源输入的内部供电电路，其特征在于，所述电源电压判断单元电路连接方式为：第一P型MOS管MP1的源极与内部供电电源VDD连接；第一P型MOS管MP1的漏极、第一P型MOS管MP1的栅极、第二P型MOS管MP2的栅极与第一N型双极型晶体管N1的集电极连接；第二P型MOS管MP2的源极与内部供电电源VDD连接；第二P型MOS管MP2的漏极、第二N型双极型晶体管N2的集电极、第三P型MOS管MP3的栅极连接；第三P型MOS管MP3的源极与内部供电电源VDD连接；第三P型MOS管MP3的漏极、第四P型MOS管MP4的栅极、第四N型MOS管MN4的栅极与电阻R6的一端连接；第四P型MOS管MP4的源极与内部供电电源VDD连接；第四P型MOS管MP4的漏极、第四N型MOS管MN4的漏极、第五P型MOS 管MP5的栅极与第五N型MOS管MN5的栅极连接；第五P型MOS管MP5的源极与内部供电电源VDD连接；第五P型MOS管MP5的漏极、第五N型MOS管MN5的漏极与第二N型MOS管MN2的栅极连接，并且为模块的输出引脚，第一N型MOS管MN1的源极与地GND连接；第一N型MOS管MN1的栅极与EN引脚连接；第一N型MOS管MN1的漏极与电阻R3的一端连接；第二N型MOS管MN2的源极与地GND连接；第二N型MOS管MN2的栅极、第五P型MOS管MP5的漏极与第五N型MOS管MN5的漏极连接；第二N型MOS管MN2的漏极与电阻R3的一端连接；第四N型MOS管MN4的源极与地GND连接；第四N型MOS管MN4的栅极、第三P型MOS管MP3的漏极、第四P型MOS管MP4的栅极与电阻R6的一端连接；第四N型MOS管MN4的漏极、第四P型MOS管MP4的漏极、第五P型MOS管MP5的栅极与第五N型MOS管MN5的栅极连接；第五N型MOS管MN5的源极与地GND连接。第一N型双极型晶体管N1的基极、第二N型双极型晶体管N2的基极、电阻R1与电阻R2的一端连接；第一N型双极型晶体管N1的发射极与电阻R4的一端连接；第一N型双极型晶体管N1的集电极与第一P型MOS管MP1的漏极、第一P型MOS管MP1的栅极与第二P型MOS管MP2的栅极连接；第二N型双极型晶体管N2的发射极、电阻R4的一端与电阻R5的一端连接；第二N型双极型晶体管N2的集电极、第二P型MOS管MP2的漏极与第三P型MOS管MP3的栅极连接；电阻R1的一端与VIN连接，电阻R1的另一端、电阻 R2的一端、第一N型双极型晶体管N1的基极与第二N型双极型晶体管N2的基极连接；电阻R2的一端电阻、R1的一端、第一N型双极型晶体管N1的基极与第二N型双极型晶体管N2的基极连接，电阻R2的另一端、电阻R3的一端与第二N型MOS管MN2的漏极连接；电阻R3的一端、电阻R2的一端与第二N型MOS管MN2的漏极连接；电阻R3的另一端与第一N型MOS管MN1的漏极连接。

3.根据权利要求1所述的一种用于宽范围电源输入的内部供电电路，其特征在于，所述产生内部供电的Regulator电路连接方式为：第六P型MOS管MP6的源极与电源VIN连接；第六P型MOS管MP6的漏极、第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极与外部偏置电流电路连接；第七P型MOS管MP7的源极与电源VIN连接；第七P型MOS管MP7的漏极、第六N型MOS管MN6的栅极、第六N型MOS管MN6的漏极与第七N型MOS管MN7的栅极连接；第八P型MOS管MP8的源极与电源VIN连接；第八P型MOS管MP8的漏极、第二齐纳二极管D2的阴极、电阻R7的一端、电容C1的一端与第八N型MOS管MN8的栅极连接；第九P型MOS管MP9的源极与电源VIN连接；第九P型MOS管MP9的漏极、第八N型MOS管MN8的源极、电阻R8的一端与电容C2的一端连接；第九P型MOS管MP9的栅极、第十三P型MOS管MP13的源极、第十P型MOS管MP10的栅极与第十一P型MOS管MP11的漏极连接；第十P型MOS管MP10的源极与电源VIN连接；第十P型MOS管MP10的漏极、 第十一P型MOS管MP11的栅极与第十二P型MOS管MP12的源极连接；第十P型MOS管MP10的栅极、第九P型MOS管MP9的栅极与第十一P型MOS管MP11的漏极连接；第十一P型MOS管MP11的源极与电源VIN连接；第十一P型MOS管MP11的漏极、第九P型MOS管MP9的栅极、第十三P型MOS管MP13的源极与第十P型MOS管MP10的栅极连接；第十一P型MOS管MP11的栅极、第十P型MOS管MP10的漏极与第十二P型MOS管MP12的源极连接；第十二P型MOS管MP12的栅极、第十三P型MOS管MP13的栅极、第一齐纳二极管D1的阳极与第七N型MOS管MN7的漏极连接；第十二P型MOS管MP12的漏极与第九N型MOS管MN9的漏极连接；第十二P型MOS管MP12的源极、第十一P型MOS管MP11的栅极与第十P型MOS管MP10的漏极连接；第十三P型MOS管MP13的栅极、第十二P型MOS管MP12的栅极、第一齐纳二极管D1的阳极与第七N型MOS管MN7的漏极连接；第六N型MOS管MN6的源极与地GND连接；第六N型MOS管MN6的漏极、第七P型MOS管MP7的漏极、第六N型MOS管MN6的栅极与第七N型MOS管MN7的栅极连接；第七N型MOS管MN7的源极与地GND连接；第七N型MOS管MN7的漏极、第十三P型MOS管MP13的栅极、第十二P型MOS管MP12的栅极与第一齐纳二极管D1的阳极连接；第八N型MOS管MN8的源极、第九P型MOS管MP9的漏极、电阻R8的一端与电容C2的一端连接；第八N型MOS管MN8的漏极与电源VIN连接；第八N型MOS管 MN8的栅极、第八P型MOS管MP8的漏极、第二齐纳二极管D2的阴极、电阻R7的一端与电容C1的一端连接；第九N型MOS管MN9的源极与地GND连接；第九N型MOS管MN9的漏极与第十二P型MOS管MP12的漏极连接；第九N型MOS管MN9的栅极与电源电压判断单元的输出1连接；第十N型MOS管MN10的源极与地GND连接；第十N型MOS管MN10的漏极与第十三P型MOS管MP13的漏极连接；第十N型MOS管MN10的栅极与电源电压判断单元的输出2连接；第一齐纳二极管D1的阴极与电源VIN连接；第一齐纳二极管D1的阳极、第七N型MOS管MN7的漏极、第十三P型MOS管MP13的栅极与第十二P型MOS管MP12的栅极连接；第二齐纳二极管D2的阴极、第八N型MOS管MN8的栅极、第八P型MOS管MP8的漏极、电阻R7的一端与电容C1的一端连接；第二齐纳二极管D2的阳极与地GND连接；电阻R7的一端与地GND连接；电阻R7的另一端、第二齐纳二极管D2的阴极、第八N型MOS管MN8的栅极、第八P型MOS管MP8的漏极与电容C1的一端连接；电阻R8的一端与地GND连接；电阻R8的另一端、第八N型MOS管MN8的源极、第九P型MOS管MP9的漏极与电容C2的一端连接，为内部供电电源VDD的输出；电容C1的一端与地GND连接；电容C1的另一端、电阻R7的一端、第二齐纳二极管D2的阴极、第八N型MOS管MN8的栅极与第八P型MOS管MP8的漏极连接；电容C2的一端与地GND连接；电容C2的另一端、电阻R8的一端、第八N型MOS管MN8的源极与第九P型MOS管 MP9的漏极连接，为内部供电电源VDD的输出。