[发明专利]一种多类工业以太网总线集成主站

权利要求书

1.一种多类工业以太网总线集成主站，其特征在于，包括核心处理器、系统总线接口模块，N个双端口数据存储器，中断信号处理模块，N个微处理器，N个网络芯片以及N个网络接口；N为大于等于2且小于等于8的正整数；

第一微处理器从第一双端口数据存储器中读取数据并按照第一类工业以太网总线协议标准对数据进行封装处理，然后经第一网络芯片和第一网络接口发送至第一类工业以太网总线的从站，并经从站处理后将需要反馈给主站的数据通过所述第一网络接口上传，反馈数据经所述第一网络芯片上传至第一微处理器，第一微处理器对反馈的数据进行解包处理，解包后的数据被写入至第一双端口数据存储器中，数据写入完成后，所述第一微处理器向所述中断信号处理模块写入第一中断申请信号；

第二微处理器从第二双端口数据存储器中读取数据并按照第二类工业以太网总线协议标准对数据进行封装处理，然后经第二网络芯片和第二网络接口的发送至第二类工业以太网总线的从站，经从站处理后将需要反馈给主站的数据通过所述第二网络接口上传，反馈数据经所述第二网络芯片上传至所述第二微处理器，所述第二微处理器对反馈的总线数据进行解包处理，解包后的数据写入至所述第二双端口数据存储器中，数据写入完成后，第二微处理器向所述中断信号处理模块写入第二中断申请信号；

依次类推，第N微处理器从第N双端口数据存储器中读取数据并按照第N类工业以太网总线协议标准对数据进行封装处理，然后经第N网络芯片和第N网络接口发送至第N类工业以太网总线的从站，并经从站处理后将需要反馈给主站的数据通过所述第N网络接口上传，反馈数据经所述第N网络芯片上传至第N微处理器，第N微处理器对反馈的总线数据进行解包处理，解包后的数据被写入至第N双端口数据存储器中，数据写入完成后，所述第N微处理器向所述中断信号处理模块写入第N中断申请信号；

所述中断信号处理模块对所述N个中断申请信号进行逻辑运算，得到一个共用的中断申请信号并将该共用的中断申请信号发送至核心处理器；

核心处理器收到该共用的中断申请信号后向所述中断信号处理模块中写入中断信号清除命令以清除所有中断信号，并分别从N个双端口数据存储器中读取N类工业以太网总线上传的数据，核心处理器对数据进行处理后将需要下发的数据通过系统总线接口模块分别写入N个双端口数据存储器中。

2.如权利要求1所述的多类工业以太网总线集成主站，其特征在于，所述系统总线接口模块，N个双端口数据存储器和中断信号处理模块设置于FPGA中。

3.如权利要求1所述的多类工业以太网总线集成主站，其特征在于，所述N个网络接口为双向数据通信接口。

4.如权利要求1所述的多类工业以太网总线集成主站，其特征在于，N个微处理器分别用于实现N类工业以太网总线主站功能，通过在所述N个微处理器中设置总线控制参数使得所述N类工业以太网总线控制周期的时长相同。

5.如权利要求2所述的多类工业以太网总线集成主站，其特征在于，所述核心处理器通过系统总线与所述FPGA连接。