[发明专利]数据交织处理方法、装置和系统

说明书

技术领域

本发明实施例涉及通信技术，尤其涉及一种数据交织处理方法、装置和系统。

背景技术

随着通信技术的发展，传输过程中对数据的可靠性的需求也随之提高，由于通信信道环境多变，误码传输的情况无可避免，但现有技术可通过SD-FEC（Soft Decision Forword Error Correction，软判决前向纠错编码技术）进行数据编码过程对误码数据进行纠错，以提高传输性能。然而，在恶劣的通信环境中，由于初相估计偏差，接收端将会产生连续导致512个连续误码，这超过了SD-FEC的纠错能力。，因此，现有技术采用交织电路可将SD-FEC编码后的数据分散至多个训练帧中并发送至译码接收端，此时，这样，连续的误码数据被分散，各个训练帧中的误码数据可通过SD-FEC进行过程纠错。

现有技术中，采用两块随机访问存储器（Random Access Memory，简称RAM）进行乒乓读写，以实现数据分散。例如，在当前工作时钟到来时，未分散处理的16~31号数据帧写入RAM01中，同时，上一工作时钟存储在RAM02中的0~15号数据帧中的各个位数据被交织乱序读出，即同一数据帧中的各个位数据被分散至不同的训练帧中；当下一工作时钟到来时，RAM01中的16~31号数据帧中的各个位数据被交织乱序读出，而RAM02中被写入32~47号数据帧，以此类推，两块RAM共同工作完成数据帧的交织分散。

但技术人员在获取交织分散的位数据时发现，采用上述方案时，同一时刻存储空间被大量占用，因此当交织深度加深时，所占用的存储资源也随之增加，从而导致分配至其它操作过程的存储资源减少，不利于通信性能的提高。

发明内容

本发明实施例提供一种数据交织处理方法、装置和系统，有效地节省了交织处理数据时占用的存储空间，提高了通信性能。

第一方面，本发明实施例提供一种数据交织处理方法，包括：

在第Q个工作时钟到来时，向N个存储单元中的各存储单元对应写入第Q个数据帧的各数据位，所述数据帧包括N个数据位；并读出第Q-N+1个数据帧的第1位数据、第Q-N+2个数据帧的第2位数据，以此类推，直到第Q个数据帧的第N位数据，其中N为大于1的自然数，Q大于等于N；

在第Q+1个工作时钟到来时，向N个存储单元中的各存储单元对应写入第Q+1个数据帧的各数据位；并读出第（Q+1）-N+1个数据帧的第1位数据、第（Q+1）-N+2个数据帧的第2位数据，以此类推，直到第Q+1个数据帧的第N位数据；

以此类推；

在第Q+N个工作时钟到来时，向所述N个存储单元中的各存储单元对应写入第Q+N个数据帧的各数据位；并读出第Q+1个数据帧的第1位数据、第Q+2个数据帧的第2位数据以至第Q+N-1个数据帧的第Q-1位数据以及第Q+N个数据帧的第Q位数据；

其中，各工作时钟读出的数据对应组成交织深度为N的数据帧。

结合第一方面，在第一实现方式中，还包括：

在第1个工作时钟到来时，向所述N个存储单元中的各存储单元对应写入第1个数据帧的各数据位；并读出所述第1个数据帧的第N位数据，形成第1个训练帧，所述第1个训练帧的1至N-1位均为零，第N位为读出的第1个数据帧的所述第N位数据；

在第2个工作时钟到来时，向所述N个存储单元中的各存储单元对应写入第2个数据帧的各数据位；并读出所述第1个数据帧的第N-1位数据和第2个数据帧的第N位数据，形成第2个训练帧，所述第2个训练帧的1至N-2位均为零，第N-1位为读出的所述第1个数据帧的所述第N-1位数据，第N位为读出的所述第2个数据帧的第N位数据；

以此类推；

在第N-1个工作时钟到来时，向所述N个存储单元中的各存储单元对应写入第N-1个数据帧的各数据位；并读出第1个数据帧的第2位数据、第2个数据帧的第3位数据，以此类推，直到第N-2个数据帧的第N-1位数据以及第N-1个数据帧的第N位数据，形成第N-1个训练帧，所述第N-1个训练帧的第1位为零，第2位至第N位对应为读出的所述第1个数据帧的第2位数据、第2个数据帧的第3位数据，以此类推，直到第N-2个数据帧的第N-1位数据以及第N-1个数据帧的第N位数据。

结合第一方面或第一方面的第一实现方式，在第二实现方式中，所述N个存储单元为一个随机访问存储器RAM中的N个逻辑单元，或者，所述N个存储单元为N个RAM组成的存储阵列。

第二方面，本发明实施例提供一种数据交织处理装置，包括：写操作处理单元和读操作处理单元；