[发明专利]基于单片FPGA支持多个光栅尺的位置测显装置及方法

权利要求书

1.基于单片FPGA支持多个光栅尺的位置测显装置，其特征在于：包括

PHY以太网模块，通过以太网接口与以太网连接；

RS485&26LS32模块，通过光栅尺接口与多个光栅尺连接；

FPGA，内部设置有软核CPU并用于与光栅尺、以太网和RS485&RS232模块进行通信、数据交互及处理；

RS485&RS232模块，用于实现RS485通信和RS232串口通信的电气驱动；

LCD显示接口，用于与LCD显示屏的电气驱动接口相配合连接；

FLASH存储器，用于存储FPGA的逻辑门电路和软核CPU的代码；

SDRAM存储器，用于存储运行软核CPU的代码、暂存光栅尺位置数据及以太网数据；

所述PHY以太网模块、RS485&26LS32模块、RS485&RS232模块、LCD显示接口、FLASH存储器和SDRAM存储器分别与FPGA连接。

2.根据权利要求1所述的基于单片FPGA支持多个光栅尺的位置测显装置，其特征在于：还包括用于提供时钟给FPGA的有源晶振和用于调试和下载FPGA软件的JTAG接口，所述有源晶振和JTAG接口分别与FPGA连接。

3.根据权利要求1所述的基于单片FPGA支持多个光栅尺的位置测显装置，其特征在于：所述FPGA内部还设置有RS485通信模块、RS232通信模块、LCD显示逻辑模块、PLL模块、以太网数据链路模块、光栅尺通信模块、正交解码计算模块、FLASH逻辑模块以及SDRAM逻辑模块。

4.根据权利要求1-3任一项所述的基于单片FPGA支持多个光栅尺的位置测显装置，其特征在于：所述PHY以太网模块由PHY芯片和外围电路组成。

5.根据权利要求1-3任一项所述的基于单片FPGA支持多个光栅尺的位置测显装置，其特征在于：所述RS485&26LS32模块由485芯片、26LS32芯片及外围电路组成。

6.根据权利要求1-3任一项所述的基于单片FPGA支持多个光栅尺的位置测显装置，其特征在于：所述RS485&RS232模块由485芯片、232芯片及位置电路组成。

7.根据权利要求1-3任一项所述的基于单片FPGA支持多个光栅尺的位置测显装置，其特征在于：所述LCD显示接口由电气驱动芯片及外围电路组成。

8.基于权利要求1所述装置的测显方法，其特征在于包括以下步骤：

1）位置测显装置通过以太网接口连接以太网，通过光栅尺接口连接多个光栅尺，通过LCD显示接口连接LCD显示屏；

2）对位置测显装置上电后，软核CPU执行系统初始化，所述系统初始化包括对系统时钟、IO端口及系统全局变量的初始化；

3）软核CPU初始化LCD显示驱动程序并对LCD显示屏进行清屏；

4）软核CPU初始化以太网驱动及应用程序；

5）软核CPU初始化RS485和RS232通信程序；

6）软核CPU从FLASH存储器读取事先存储的对应各种类型的光栅尺通信协议参数，并根据该参数选择光栅尺通信协议的类型；

7）软核CPU对步骤6）选择的光栅尺通信协议进行初始化，配置相应的通信波特率和数据帧格式；

8）软核CPU初始化定时器程序，对定时器周期和计数值进行配置，使定时器开始计数及开启中断；

9）软核CPU依次执行LCD显示、处理非实时以太网数据、查询光栅尺信息及报警处理程序；

10）重复执行步骤9），直到位置测显装置断电后结束。

9.根据权利要求8所述的测显方法，其特征在于：在步骤9）中，当出现定时器周期中断时，具体如下：

a）软核CPU开始执行查询是否接收到上位机通过以太网或RS485&RS232模块发来的命令数据，若查询接收到命令数据，就根据命令数据进行相应的处理并执行相应的任务；

b）软核CPU通过以太网或RS485&RS232模块发送已经处理好并存在SDRAM存储器里的光栅尺位置数据给上位机；

c）软核CPU同时发送各个光栅尺命令数据给各个光栅尺，通过同步发送光栅尺命令数据，并由FPGA内部的光栅尺通信模块同时将各个命令数据传送至各个光栅尺；

d）结束定时器中断，返回步骤9）。

10.根据权利要求8所述的测显方法，其特征在于：在步骤9）中，当出现接收光栅尺位置中断时，接收光栅尺位置数据及信息，然后对接收到的位置数据进行处理，并存入SDRAM存储器，结束中断后返回步骤9）。