[发明专利]用于原边反激式变换器的控制电路

权利要求书

1.一种用于原边反激式变换器的控制电路，包括误差放大器EA、电压采样模块(1)、电流采样模块(2)、PWM比较器(3)、斜波补偿模块(4)和逻辑驱动模块(5)；电压采样模块(1)输出电压采样信号V2给误差放大器EA的反相输入端，电流采样模块(2)的第一输出端输出电流采样信号V4给斜波补偿模块(4)，斜波补偿模块(4)及误差放大器EA的输出端均与PWM比较器(3)相连，PWM比较器(3)输出控制信号V6给逻辑驱动模块(5)，通过逻辑驱动模块(5)输出驱动信号V7控制原边反激式变换器的正常工作；其特征在于：电流采样模块(2)的第二输出端连接有输出线压降补偿电路(8)，该输出线压降补偿电路(8)输出基准电压VREF1给误差放大器EA的同相输入端，以对原边反激式变换器的输出线压降进行补偿；

所述输出线压降补偿电路(8)，包括电压电流转换模块(81)和基准电压补偿模块(82)；电压电流转换模块(81)将电流采样模块(2)的第二输出端所输出的补偿信号VIO转换为电流信号I4给基准电压补偿模块(82)；基准电压补偿模块(82)将电流信号I4转换为基准电压VREF1输入给误差放大器EA的同相输入端。

2.根据权利要求书1所述的控制电路，其特征在于电压电流转换模块(81)，包括：第一运算放大器OP1、第一PMOS管MP1、第二PMOS管MP2、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三电阻R3和第一基准电流I1；

所述第一运算放大器OP1的同相输入端与电流采样模块(2)第二输出端所输出的补偿信号VIO相连，其反相输入端分别与第三电阻R3的一端和第二NMOS管MN2的源极相连，第三电阻R3的另一端接地，第一运算放大器OP1的输出端与第二NMOS管MN2的栅极相连；

所述第二PMOS管MP2的栅极分别与第一PMOS管MP1的漏极、栅极以及第二NMOS管MN2的漏极相连，第二PMOS管MP2的漏极与第四NMOS管MN4的漏极相连，作为电压电流转换模块(81)的输出端输出电流信号I4；

所述第三NMOS管MN3的栅极、漏极以及第四NMOS管MN4的栅极均与第一基准电流I1的负端相连，第一基准电流I1的正端与其所在芯片的电源电压VDD相连，第一PMOS管MP1和第二PMOS管MP2的源极均与其所在芯片的电源电压VDD相连，第三NMOS管MN3和第四NMOS管MN4的源极均接地。

3.根据权利要求书1所述的控制电路，其特征在于基准电压补偿模块(82)，包括：第二运算放大器OP2、第四电阻R4、第五电阻R5、第六电阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和缓冲器(821)；

所述第二运算放大器OP2的同相输入端及第四电阻R4的一端均与电压电流转换模块(81)所输入的电流信号I4相连，第二运算放大器OP2的反相输入端分别与第五电阻R5的一端和第五NMOS管MN5的源极相连，第二运算放大器OP2的输出端与第五NMOS管MN5的栅极相连；

所述第四PMOS管MP4的栅极分别与第三PMOS管MP3的漏极、栅极以及第五NMOS管MN5的漏极相连，第四PMOS管MP4的漏极与第六电阻R6的一端相连，作为基准电压补偿模块(82)的输出端输出基准信号VREF1，该第三PMOS管MP3和第四PMOS管MP4的源极均与其所在芯片的电源电压VDD相连；

所述缓冲器(821)的输入端与其所在芯片的输入电压VREF相连，其输出端连接到第六电阻R6的另一端；

所述第四电阻R4的另一端和第五电阻R5的另一端均接地。