[发明专利]信号间延迟处理方法及装置

说明书

本发明公开了一种信号间延迟处理方法及装置，该方法包括：确定多路串行数字信号的每一路串行数字信号在N个采样时钟的误码率，其中，N个采样时钟中的每个采样时钟为恢复时钟与N个内插相位之和，N个内插相位在预设的一个时钟单位之内；根据误码率，确定每一路串行数字所对应的内插相位，其中，采样时钟位置在预设的一个时钟单位之内；使用每一路串行数字信号所对应的内插相位对该每一路串行数字信号的时钟进行调整。通过本发明，提高了数据传输的可靠性。

技术领域

本发明涉及通信领域，具体而言，涉及一种信号间延迟处理方法及装置。

背景技术

网络和汇聚是100G以及超100G发展的主要驱动力，提高汇聚容量可以应对不断增长的业务需求。

目前40G光传输系统主要采用自相干接收方式，限制了偏振复用技术的应用。为了提高传输性能，100G光传输系统采用了偏振复用差分正交相移键控（PolarizationMultiplexed-Differential Quadrature Reference Phase Shift Keying，简称为PM-DQPSK）调制方式，发射端分为偏振复用以及DQPSK调制两部分，接收端分为偏振解复用以及差分正交相移键控（Differential Quadrature Reference Phase Shift Keying，简称为PM-DQPSK）DQPSK解调两部分。

图1为100G光传输系统接收端偏振解复用及解调的示意图，由相干接收和数字信号处理共同完成。100G光信号经过相干接收后产生偏振态X和Y的I路、Q路信号（Ix、Iy、Qx、Qy），完成光电转换；之后经过ADC转换产生数字信号送给多路serdes（串并转换器），完成模数转换以及串并转换；之后并行数据经过解复用以及解调处理。

上述实现方案中解复用以及解调处理要求偏振态X和Y以及同一偏振态I路和Q路数据严格对齐。但是相干接收产生的偏振态X和Y的I路、Q路信号经过ADC采样后送给多路serdes的数据会存在符号间的延迟，这会导致解复用以及解调算法的处理结果不正确。

针对相关技术中信号间的延迟导致数据解复用结果不正确的问题，目前尚未提出有效的解决方案。

发明内容

针对信号间的延迟导致数据解复用结果不正确的问题，本发明提供了一种信号间延迟处理方法及装置，以解决该问题。

根据本发明的一个方面，提供了一种信号间延迟处理方法，包括：确定多路串行数字信号的每一路串行数字信号在N个采样时钟的误码率，其中，所述N个采样时钟中的每个采样时钟为恢复时钟与N个内插相位之和，所述N个内插相位在预设的一个时钟单位之内，其中，N为大于1的正整数；根据所述误码率，确定所述每一路串行数字所对应的内插相位；使用所述每一路串行数字信号所对应的内插相位对该每一路串行数字信号的时钟进行调整。

优选地，根据所述误码率，确定所述每一路串行数字所对应的采样时钟包括：确定所述误码率中的最小值对应的采样时钟为该所述每一路串行数字信号所对应的采样时钟。

优选地，在使用所述每一路串行数字信号所对应的内插相位对该每一路串行数字信号的时钟进行调整之后，还包括：对所述多路串行数字信号进行串并转换。

优选地，所述N个内插相位在所述预设的一个时钟单位之内是均匀分布的。

优选地，所述恢复时钟为模数转换器（Analog to Digital Converter，简称为ADC）输出数据的同源时钟和预设参考时钟确定的时钟。