[发明专利]一种限制输出端电压摆率的接口电路及其实现方法

权利要求书

1.一种限制输出端电压摆率的接口电路，其特征在于包括：一个电流源I1，一个电流沉I2，分别与电流源I1、电流沉I2串联的第一开关S1、第二开关S2，依次串接在电源与地之间的第一PMOS管T1和第一NMOS管T2，连接第一PMOS管T1栅极的第三开关S3，连接第一NMOS管T2栅极的第四开关S4，第一PMOS管T1与第一NMOS管T2的连接点作为接口电路输出端；电流源I1支路与电流沉I2支路在公共端处连接，该公共端连接第三开关S3和第四开关S4的另一端；该公共端与输出端之间连接一个片内电容Cin；还包括分别与第一开关S1、第二开关S2、第三开关S3和第四开关S4控制极连接的，以控制其通断的逻辑控制单元。

2.如权利要求1所述的接口电路，其特征在于，所述片内电容Cin的类型包括但不限于CMOS电容器、金属-介质金属电容器、多晶-介质-多晶电容器等基于半导体集成电路工艺实现的电容器。

3.如权利要求1所述的接口电路，其特征在于，所述第一开关S1与电流源I1串联的顺序是任意的，第二开关S2与电流沉I2串联的顺序是任意的。

4.如权利要求1所述的接口电路，其特征在于，所述第一开关S1采用PMOS管，第二开关S2采用NMOS管，第三开关S3和第四开关S4采用CMOS传输门；第一开关S1和第四开关S4的栅极连接在一起，第二开关S2和第三开关S3的栅极连接在一起。

5.如权利要求4所述的接口电路，其特征在于，还包括片内电流源和片内电流沉，串接在电源与输出端之间的上拉电阻;

所述电流源I1由第二和第三PMOS管构成，第二PMOS管串接在第一开关S1与公共端之间，其漏极接片内电流沉；第三PMOS管串接在第一开关S1与片内电流沉之间，其漏极接片内电流沉；第三PMOS管与第一开关S1的连接点接电源；

所述电流沉I2由第二和第三NMOS管构成，第二NMOS管串接在第二开关S2与公共端之间，其漏极接片内电流源；第三NMOS管串接在第二开关S2与片内电流源之间，其漏极接片内电流源；第三NMOS管与第二开关S2的连接点接地。

6.如权利要求5所述的接口电路，其特征在于，所述逻辑控制单元包括：数据信号端、连接第一开关S1和第四开关S4栅极的第一控制端、连接第二开关S2和第三开关S3栅极的第二控制端、第四、第五、第六NMOS管、第四PMOS管，其中

第四NMOS管栅极接第一与门输出端，漏极接第二、第三与门的一个输入端以及锁存器的一端，源极接地；

第五NMOS管栅极接数据信号端，漏极接锁存器的另一端，源极接地；

第六NMOS管栅极接第二控制端，漏极接第二开关栅极，源极接地；

第四PMOS管栅极接第一控制端，漏极接电源端，源极接第一开关栅极；

数据信号端连接第三与门的另一个输入端，还连接第二非门的输入端；

第二非门的输出端连接第二与门的另一个输入端，还连接第一与门的一个输入端；

第一与门的另一个输入端连接第一非门的输出端，第一非门的输入端连接所述公共端；

第二与门的输出端接所述第一控制端；

第三与门的输出端接第三非门的输入端，第三非门的输出端接所述第二控制端。

7.一种限制接口电路输出端电压摆率的方法，其特征在于：与电流源I1串联的第一开关S1、连接第一PMOS管T1栅极的第四开关S4、与电流沉I2串联的第二开关S2、以及连接第一NMOS管T2栅极的第三开关S3的通断状态由一个逻辑控制单元控制，该逻辑控制单元控制开关产生三个状态：

低状态，控制第一开关S1和第四开关S4导通、第二开关S2和第三开关S3截止，使得第一PMOS管T1截止，第一NMOS管T2导通，接口电路输出端电压下拉；

高状态，控制第一开关S1和第四开关S4截止、第二开关S2和第三开关S3导通，使得第一PMOS管T1导通，第一NMOS管T2截止，接口电路输出端电压上拉；

高阻状态，控制第一开关S1、第二开关S2、第三开关S3、第四开关S4截止，使得第一PMOS管T1和第一NMOS管T2截止，接口电路输出端维持高电位。