[发明专利]一种用于提高电压驱动能力的缓冲器

说明书

技术领域

本发明涉及一种结构简单的低电压高稳定性的高速缓冲器，尤其是一种可以提高低电压低驱动信号的驱动能力缓冲器。它可以有效的提高低电压信号的驱动能力，并且输出电压具有很高的稳定性，是一款性能优秀的低电压高稳定性的高速缓冲器。

背景技术

随着集成电路设计技术的发展，在新一代的集成电路设计中,为了达到设计目标，尤其是为了降低功耗和提高速度，设计者常常使用多路电压（MSV）方法允许使用不同电压的设计分实体或块，而随之引入的低电压逻辑，为了增强低电压的驱动能力，需要在低电压和负载之间增加一级缓冲器。例如，当200mv的低驱动能力的电压驱动一个较大的负载时，需要首先解决的就是速度问题，这时就需要缓冲器提高电压的驱动能力；当电压工作在不同的环境下，输出电压的稳定性也必须得到充分的保障，否则很容易导致电路无法正常工作，对于低电压更是如此。因此，本发明提出了一种结构简单，驱动能力强，且可以保证输出的低电压稳定性的电路。

发明内容

本发明要解决的问题：当电压驱动能力较低时，需要提高其驱动能力，保证输出电压的稳定性，同时尽可能的让功耗损失最低。

本发明的技术方案为：一种用于提高电压驱动能力的缓冲器，所述缓冲器设有4个NMOS管：MN1、MN2、MN3和MN4，三个PMOS管：MP1、MP2和MP3，以及一个电阻R；NMOS管MN1的漏极和电源V_dd连接，栅极接外部控制信号V_con，体端接地GND，源极和PMOS管MP1、MP2的源极相连；PMOS管MP1的栅极接外部输入信号V_i，体端接电源V_dd，漏极和PMOS管MN2的漏极、栅极以及PMOS管MN3的栅极相连；电阻R的两端设为A端和B端，PMOS管MP2的栅极和NMOS管MN4的源极、电阻R的A端相连，漏极和NMOS管MN3的漏极相连，体端和电源V_dd相连；NMOS管MN2的源极和体端接地GND；NMOS管MN3的源极和体端接地GND；NMOS管MN4的漏极接电源V_dd，体端接地GND；电阻R的B端接地GND；所述缓冲器的输出端V_out为电阻R的A端。

与现有技术相比，本发明具有以下优点及显著效果：

（1）在本发明缓冲器中，差分放大器和输出形成负反馈，使输出电压的变化随环境的变化很小，具有更好的稳定性，具体的数据见表1。

（2）缓冲器中的电流源用NMOS管，即MN1、MN4代替以往的PMOS管，很好的降低了缓冲器的电流，降低了整个模块的功耗。

（3）本发明输出用一个电阻R代替现有技术常用的MOS管，使缓冲器的输入电平能够维持在200mv左右的低电平，满足增强低电压的驱动能力的要求。

附图说明

图1为本发明的电路结构图。

图2为一个简单的低驱动能力的低电压产生模块。

图3为不带反馈的缓冲器。

图4为采用PMOS管作为电流源的缓冲器。

具体实施方式

参看图1，本发明的结构简单的低电压高稳定性的高速缓冲器由4个NMOS管MN1、MN2、MN3和MN4，三个PMOS管MP1、MP2和MP3，以及一个电阻R构成。

具体连接关系如下，NMOS管MN1的漏极和电源V_dd连接，栅极接外部控制信号V_con，体端接地GND，源极和PMOS管MP1、MP2的源极相连；PMOS管MP1的栅极接外部输入信号V_i，体端接电源V_dd，漏极和PMOS管MN2的漏极、栅极以及PMOS管MN3的栅极相连；电阻R的两端设为A端和B端，PMOS管MP2的栅极和NMOS管MN4的源极、电阻R的A端相连，漏极和NMOS管MN3的漏极相连，体端和电源V_dd相连；NMOS管MN2的源极和体端接地GND；NMOS管MN3的源极和体端接地GND；NMOS管MN4的漏极接电源V_dd，体端接地GND；电阻R的B端接地GND；所述缓冲器的输出端V_out为电阻R的A端。

本发明的噪声电流补偿电路的工作原理如下：