[发明专利]用于HDL环境的全局时钟处理程序对象

权利要求书

1.一种方法，包括：

计算机系统在集成电路的仿真期间执行时钟处理程序语句；

在计算机系统上执行的时钟处理程序对象响应于时钟处理程序语句的执行生成仿真时钟信号。

2.如权利要求1所述的方法，还包括：将仿真时钟信号指定到硬件描述语言(HDL)模块的仿真时钟端口，其中HDL模块对应于一集成电路块。

3.如权利要求1所述的方法，还包括：时钟处理程序对象生成对应于仿真时钟信号的线程。

4.如权利要求1所述的方法，还包括：时钟处理程序对象设置仿真时钟信号的参数，其中所述参数包括时钟信号偏移。

5.如权利要求4所述的方法，还包括：时钟处理程序对象保持对应于仿真时钟信号和一个或多个附加仿真时钟信号的信息的动态阵列，其中动态阵列中的每个元素包含关于仿真时钟信号和一个或多个附加仿真时钟信号之一的参数的信息。

6.如权利要求5所述的方法，其中动态阵列中的每个元素包括指示对应的仿真时钟信号的周期的值。

7.如权利要求1所述的方法，还包括：测试平台模块进行HDL模块的测试，其中测试平台模块包括时钟处理程序语句。

8.一种计算机系统，包括：

存储器电路，存储多个硬件描述语言(HDL)模块，其中所述多个HDL模块包括描述集成电路设计的一个或多个HDL模块，其中所述集成电路设计包括一个或多个功能块，每个功能块由多个HDL模块中对应的一个描述，并且所述一个或多个功能块中的每一个使用一个或多个时钟信号中的一个；

处理器，被配置为基于多个HDL模块来仿真集成电路的操作，其中仿真集成电路的操作包括使用时钟处理程序生成一个或多个仿真时钟信号，其中时钟处理程序可执行以响应于时钟语句的执行而生成用于由对应HDL模块描述的对应功能块的对应仿真时钟信号。

9.如权利要求8所述的计算机系统，其中所述处理器被配置为执行时钟处理程序以生成多个仿真时钟信号，每个仿真时钟信号对应于由多个HDL模块中的对应的一个描述的集成电路设计的多个功能块之一。

10.如权利要求9所述的计算机系统，其中所述处理器被配置为执行时钟处理程序以将多个仿真时钟信号中的每一个指定到相对于多个时钟信号中的其他时钟信号中的每一个唯一的线程。

11.如权利要求8所述的计算机系统，其中所述处理器被配置为执行时钟处理程序以根据时钟语句中指定的一个或多个参数提供仿真时钟信号。

12.如权利要求8所述的计算机系统，其中多个HDL模块包括测试平台模块，其中所述测试平台模块被配置为测试多个HDL模块中的至少一个别的HDL模块，并且所述测试平台模块包括时钟语句。

13.一种方法，包括：

仿真集成电路的设计，其中所述仿真包括：在计算机系统上执行表示集成电路的第一功能块的第一模块中的第一多个硬件设计语言(HDL)语句；

执行第一时钟语句，其中所述第一时钟语句是第一多个HDL语句之一；以及

在计算机系统上执行的时钟处理程序对象响应于第一时钟语句的执行而生成第一时钟信号的仿真，其中仿真集成电路的设计包括：仿真第一功能块到第一时钟信号的同步操作。

14.如权利要求13所述的方法，还包括：

执行表示集成电路的第二功能块的第二模块中的第二多个HDL语句；

执行第二时钟语句；以及

时钟处理程序对象响应于第二时钟语句的执行而生成第二时钟信号的仿真。

15.如权利要求14所述的方法，还包括：时钟处理程序对象在第一线程中仿真第一时钟信号并在第二线程中仿真第二时钟信号。

16.如权利要求14所述的方法，还包括：测试平台模块执行第三多个HDL语句，其中所述测试平台模块被配置为响应于第三多个HDL语句的执行而执行第一和第二模块中每一个的一个或多个测试，并且其中，测试平台模块执行第三多个HDL语句包括：执行第一时钟语句和第二时钟语句。

17.如权利要求14所述的方法，还包括：

在第一和第二时钟语句的执行之后，时钟处理程序对象响应于第三时钟语句的执行而更新动态阵列；

其中在第一和第二时钟语句执行之前，动态阵列包括对应于第一时钟信号的第一多个元素和对应于第二时钟信号的第二多个元素；

其中更新动态阵列包括：响应于第三时钟信号将第三多个元素添加到动态阵列中。