[发明专利]多电压域电路设计验证方法

说明书

本公开涉及多电压域电路设计验证方法。一种电平移位器物理验证系统识别多电压域集成电路设计内的缺少的电平移位器。该系统分析物理布局设计数据文件，以便识别域和跨域的信号，以及IC设计内的具有一个或多个缺少的电平移位器的器件连接网络。

背景技术

本发明涉及使用电子设计自动化（EDA）工具的集成电路（IC）设计领域，并且更具体地，涉及用于检验多电压IC设计中的电平移位器的方法和系统。

现在使用专用计算机辅助设计（CAD）工具，有时被称为EDA工具，执行IC设计。这些工具不仅通过帮助将逻辑设计参数转换为（由改变抽象程度）用于生产半导体制造掩模等的物理布局数据，而且帮助测试设计的正确操作和对所选择的制造工艺的适用性，帮助IC设计者生产复杂的集成电路，诸如片上系统（SoC）IC。

当前许多IC设计使用多个（不同的）电压域，其中为每个域提供针对其任务或结构优化的电源电压。具体地，IC设计者可以使用这种多电压域体系结构，这是由于它们允许IC设计者实现消耗更少功率的大的复杂的SoC同时提供所需性能和功能。

一般地，在电子电路中，逻辑电平是信号可以具有的有限个状态之一，并且通常被以相应信号和某个公共参考电压点诸如地（0伏）之间的电压差表示。表示每个状态的电压电平的范围可以取决于使用的逻辑系列，但是一个典型例子是对二值逻辑电平的使用，诸如“1”和“0”，其中例如“0”指示地或接近地（0V）的电压，并且在用于IC的电源电压分别是1.2V、3.3V、5V时，“1”指示IC（或其一部分）的最大电源电压或接近该最大电源电压的电压，例如，1.2V、3.3V、5V等。

随着电压增加（或IC最小尺寸的减小），在以较高电压操作的电路中可能需要采用避免晶体管击穿的装置（即，内置保护）。例如，在使用金属硅（MOS）类晶体管技术的IC中，这种保护可以采取增加例如加倍用于高电压晶体管的栅极氧化物的形式，产生了所谓的双栅极氧化物（DGO）类型单元。

当IC设计包括多个电压域时，电平移位器用于将第一电源电压域的信号电压（例如，输出电压）移位到第二电源电压域的适合的信号电压（例如，输入电压），反之亦然。从而，IC设计中的电平移位功能可以包括例如将1.2V的逻辑“1”移位到3.3V的逻辑“1”（或将1.2V的逻辑“1”移位到5V的逻辑“1”，反之亦然）等等。这就是说电平移位操作可以包括将低（较低）电压的电压移位到高（较高）电压，或从高（较高）电压到低（较低）电压。如果在两个电压域之间没有电平移位器，将存在无效的功率域交叉。因此，必须针对域交叉时信号未经电平偏移的可能违背，彻底验证多功率域IC设计。

附图说明

将参考附图仅仅作为例子描述本发明的其它细节、方面和实施例。在附图中，类似的参考号用于标识类似或功能类似的元件。为了简化和清楚示出图中的元件，并且这些元件不一定按比例绘制。

图1是一个示意方框图，示出了缺失所需电平移位器的无效功率域交叉的例子；

图2是一个示意方框图，示出了使用电平移位器的有效功率域交叉的例子；

图3是根据本发明的实施例，用于电平移位器放置验证的方法的流程图；

图4是适用于高电压功率域或低电压功率域的DGO MOS晶体管的单个实例的示例布置的示意图；

图5是适用于低电压功率域的低电压（LV）MOS晶体管的单个实例的示例布置的示意图；

图6是图4的布局的更详细示例图的示意图，包括用于高电压功率域的功率域值；

图7是具有图6的相同布置的例子的示意图，但是包括用于低电压功率域的替换值；

图8示出了展示无效功率域交叉的完整电平移位器电路的示例示意图，包括两个LV和两个DGO MOS晶体管；

图9示出了展示有效功率域交叉的完整电平移位器电路的示例示意图，包括两个LV和两个DGO MOS晶体管；