[发明专利]Flash加密存储装置

说明书

技术领域

本发明涉及的是计算机系统领域，具体涉及一种Flash加密存储装置。

背景技术

Flash存储器具有电可擦除、无需后备电源来保护数据、可在线编程、存储密度高、低功耗、成本较低等特点，这使得Flash存储器在嵌入式系统中的使用迅速增长。Flash作为当今嵌入式设备中的主流存储器件，有着极其广泛的应用前景，但它所存储的数据可以被轻易读取出来，很少有加密保护功能，成为制约其应用的致命缺点。当前针对Flash中数据进行加密的方法主要有两种，一种是对Flash中所存储的数据进行混乱加密，另一种是对Flash提供的器件唯一识别号进行加密。这两种加密方式都有着致命的缺陷，使用硬件总线侦听法和静态反汇编跟踪方法可以成功破解。

但是Flash其中所存储程序代码容易被读取出来，易被非法拷贝，安全可靠性差。

发明内容

针对现有技术上存在的不足，本发明目的是在于提供一种Flash加密存储装置,它能有效地对抗现有的破解手段，从而大大增强嵌入式系统的安全性。

为了实现上述目的，本发明是通过如下的技术方案来实现：Flash加密存储装置，其特征在于，包括PC机和硬件电路，PC机与硬件电路相连；所述的PC机包括明文嵌入式软件、预加密软件和密文嵌入式软件，明文嵌入式软件、预加密软件和密文嵌入式软件依次相连；所述的硬件电路包含CPU、安全芯片和Flash存储器，CPU与安全芯片相互连接，安全芯片与Flash存储器相互连接，且安全芯片通过密钥与预加密软件相连，密文嵌入式软件与Flash存储器相连。

根据上述的Flash加密存储装置，其中，所述的安全芯片包括地址计数模块、命令甄别模块、密码机模块、地址置换模块、加解密模块和内部控制模块，地址总线分别与地址计数模块、命令甄别模块、密码机模块、地址置换模块相连，CPU端总线通过控制总线与内部控制模块相连，内部控制模块通过控制总线与Flash端地址相连，加解密模块通过数据总线分别与命令甄别模块和数据CPU端总线相连，且加解密模块通过密文数据总线与Flash端地址相连，地址置换模块通过密文地址总线与Flash端地址相连。

根据上述的Flash加密存储装置，其中，所述的安全芯片隔离CPU总线与Flash的接入总线，控制Flash存储器的数据出入。

根据上述的Flash加密存储装置，其中，所述的安全芯片通过FPGA芯片作为硬件载体。

本发明通过上述技术方案，能有效地对抗现有的破解手段，从而大大增强嵌入式系统的安全性。

附图说明

下面结合附图和具体实施方式来详细说明本发明；

图1为本发明的结构示意图；

图2为本发明的安全芯片22的内部结构示意图；

图3为本发明的PC的CH375的接口框图；

图4为本发明实施例的CH375的工作流程图。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。

参照图1-2，本实施例提供一种Flash加密存储装置，能有效地对抗现有的破解手段，从而大大增强嵌入式系统的安全性。其包括PC机1和硬件电路2，PC机1与硬件电路2相连；所述的PC机1包括明文嵌入式软件11、预加密软件12和密文嵌入式软件13，明文嵌入式软件11、预加密软件12和密文嵌入式软件13依次相连；所述的硬件电路2包含CPU21、安全芯片22和Flash存储器23，CPU21与安全芯片22相互连接，安全芯片22与Flash存储器23相互连接，且安全芯片22通过密钥与预加密软件12相连，密文嵌入式软件13与Flash存储器23相连。

本实施例中，该安全芯片22隔离CPU总线与Flash的接入总线，控制Flash存储器23的数据出入。所述的安全芯片22通过FPGA芯片作为硬件载体。