[发明专利]一种细粒度内存访问的方法

说明书

技术领域

本发明涉及计算机系统结构技术领域，特别是涉及一种细粒度内存访问的方法。

背景技术

计算机内存的性能提升速度远远落后于处理器性能提升的速度。相对于处理器来说，内存访问延迟以每十年5倍的速度增长，这种系统结构的失衡，形成了阻碍处理器性能提升的“存储墙”，从而使得内存系统成为整个计算机系统的性能瓶颈之一。为了解决这一问题，很多新的内存技术被提出来，细粒度内存访问就是其中之一。细粒度内存访问可以精确控制每一片存储芯片，还可以避免额外的读写，节省带宽。

目前的细粒度内存访问机制集中在DRAM（动态随机存取存储器）实现上，目的是为了更好地在多核处理器环境下挖掘空间局部性来提高内存访问的效率，效果都不理想。而对于NAND-FLASH、相变内存等具有写损耗的器件，现有的内存访问方法都不能减少其损耗。

发明内容

（一）要解决的技术问题

本发明首先要解决的技术问题是：如何避免内存访问过程中的无效传输。

（二）技术方案

为了解决上述技术问题，本发明提供一种细粒度内存访问的方法，包括以下步骤：

S1、按照如下方式定义细粒度高速缓存脏位图：所述细粒度高速缓存脏位图使用一个或多个比特位标识高速缓存数据区的一行中的一个或多个8比特存储单元的内容是否与读入时的初始值不同；所述高速缓存数据区是没有写损耗或者具有写损耗的存储器件的数据区；

S2、按照如下方式定义零值位图：所述零值位图使用一个或多个比特位标识内存中的一个或多个8比特存储单元内的数据是否为零；

S3、按照如下方式定义内存行：在内存中，多个易失或非易失存储芯片通过共享读写地址来增加每个地址上能存储的数据，每个读写地址对应的存储空间为一个内存行，所述内存行由8个或更多个1字节位宽的存储芯片构成；所述内存是具有所述没有写损耗或者具有写损耗的存储器件的内存；

S4、利用所述细粒度高速缓存脏位图实现高速缓存数据区的读写；

S5、利用所述零值位图和内存行实现内存的读写。

优选地，步骤S4具体为：

当所述高速缓存数据区的一行数据被读入时，初始的细粒度高速缓存脏位图中的比特位视为全0或全1；

当所述高速缓存数据区的一行数据被更新时，按照字节比较新的数据与原有数据，根据二者是否相同来修改所述细粒度高速缓存脏位图中的内容；

当所述高速缓存数据区的一行数据被替换出时，若所述细粒度高速缓存脏位图中的比特位标识高速缓存数据区的数据没有变化，则丢弃被替换出的数据，否则根据所述细粒度高速缓存脏位图中的比特位，将所述高速缓存数据区中有修改的字节中的内容写入内存。

优选地，步骤S5具体为：

根据所述细粒度高速缓存脏位图中的比特位和地址，将所述高速缓存数据区中被替换出的行发送给内存中相应内存行的存储芯片；

当内存被读取时，根据零值位图中相应的比特位，只发送不为零的数据，对于未发送的数据，在目的地填充零；

当数据写入到内存时，根据写入内存的数据生成对应于零值位图中的比特位，并使用所生成的比特位更新零值位图。

优选地，所述细粒度高速缓存脏位图的大小为高速缓存数据区大小的1/8。

优选地，所述零值位图的大小为所述内存大小的1/8。

优选地，所述内存行为64比特或更高位宽。

（三）有益效果

上述技术方案具有如下优点：通过在字节这一级别标识被修改的数据和零值数据来避免无效传输，因此降低了高速缓存数据区到内存的带宽占用，降低了额外写入的开销；另外，对于写损耗的存储器件，该方法可以减少其平均写入次数，延长其寿命，同时降低功耗。

附图说明

图1是本发明的方法流程图；

图2是本发明的方法中定义的细粒度内存访问架构的示意图；

图3是定义的细粒度高速缓存脏位图示意图；

图4是定义的零值位图的示意图；

图5是细粒度内存访问架构的写过程；

图6是图5细粒度内存访问架构的读过程。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

如图1、图2所示，本发明提供一种细粒度内存访问的方法，包括以下步骤：