[发明专利]一种网络设备及配置文件的加载方法

说明书

技术领域

本发明涉及网络通信领域，尤其涉及一种网络设备及配置文件的加载方法。

背景技术

如今的一些网络设备可以完成许多的业务功能，如包过滤、流量监控等，这些业务可以通过网络设备的CPU或FPGA（现场可编程门阵列）来完成。两者相比较，由于CPU要控制系统的整体运行，若再进行大流量的业务处理，将会对系统运行稳定性及业务处理的性能大打折扣。而如果将大流量业务处理的工作交给FPGA来处理，则设备的CPU就可以解放出来，设备的整体性能及可靠性可以有很大的提高。

FPGA是通过硬件描述语言来完成电路设计的，根据处理不同业务流的需求来开发相应的FPGA软件版本，后将软件配置文件加载到FPGA中，使FPGA根据设计来完成相应的业务处理。由于人们对大流量大范围业务处理的网络设备需求越来越高，因此相应的FPGA的软件配置文件容量也将越来越大。在设备启动过程中，需要将FPGA软件配置文件加载到FPGA中所消耗的时间也将越来越久，由此带来的影响不言而喻：设备启动时间将越来越长，或者在整个拓扑中该设备的业务处理中断（设备不能正常进行业务处理）的时间将越来越长。

由此可见，FPGA软件加载的快慢是会影响到整体设备的性能的，对设备尽快恢复业务处理功能有很大关系，尤其是对于网络安全领域的设备，更加需要通过减少FPGA的软件配置文件加载时间来缩短设备的启动时间。

图1是现有技术的网络设备的逻辑结构图。参照图1，目前实现FPGA软件配置文件的加载，大体上是通过CPLD（复杂可编程逻辑器件）来做中间转换，即CPU通过PCI对CPLD进行操作，然后CPLD通过FPGA自定义总线协议（类似SMBUS总线，不同的CPLD厂商可以有不同的实现，通过该自定义总线实现CPLD与工作FPGA的通信，本发明中不关注其具体实现）对FPGA进行操作，总体是通过以下过程来完成的：

嵌入式系统中的CPU将需要加载的软件配置文件从CF（紧凑式闪存）卡等存储设备中读取到内存中，并获得文件的容量大小，即字节数。CPU根据获得存放FPGA配置文件的内存地址及大小，每次通过PCI总线向CPLD芯片写8bit的数据，后向CPLD发送写确认，收到写确认后，CPLD将这一字节的数据通过FPGA芯片自定义的总线协议（类似SMBUS总线）送给FPGA，将配置文件根据其字节数大小依次循环写入到CPLD，通过写CPLD的确认来完成FPGA软件配置文件的加载。

根据以上描述，系统要给工作FPGA加载配置文件，中间的传输需要通过CPLD芯片来完成，现有的嵌入式环境下的FPGA配置文件一般每次只能加载8bit的数据，当业务处理范围扩大，功能增强时，配置文件的也会越来越大，而每次往FPGA加载8bit的速度是不会改变的，此时就会增加FPGA配置文件的加载时间，导致设备整体的启动时间加长，可靠性也就随之降低。

目前的技术方案FPGA下载配置文件，每次写8bit数据，对于日益增强的FPGA业务处理功能，FPGA配置文件下载已经影响到设备的整体性能和可靠性了。

例如，对于一款防火墙设备，其使用的FPGA的配置文件为40MB，对于40MB的配置文件，每次写一个字节的速度进行循环下载，则需要150秒钟左右的时间，也就是说设备的启动时间需要多增加150秒，这种通过CPLD的方式来加载FPGA的下载速度为273KB/s。这就限制了设备正常工作的开始时间，设备正常的业务处理时间将会延后，这种延时明显是不符合业务处理的实时性要求的。

发明内容

有鉴于此，本发明的目的是提供一种网络设备及配置文件的加载方法，能够提高FPGA配置文件的加载速度。

为实现上述目的，本发明提供技术方案如下：

一种网络设备，包括嵌入式系统和第一FPGA器件，所述第一FPGA器件与所述嵌入式系统通过PCI-E总线连接，其中，所述网络设备还包括DMA器件，所述DMA器件通过PCI-E总线与所述嵌入式系统连接，并通过FPGA自定义总线与所述第一FPGA器件连接，所述DMA器件用于通过DMA方式从所述嵌入式系统中下载所述第一FPGA器件的配置文件，并将所述配置文件加载到所述第一FPGA器件中。

一种配置文件的加载方法，应用于包括嵌入式系统和第一FPGA器件的网络设备中，所述第一FPGA器件与所述嵌入式系统通过PCI-E总线连接，其中，所述网络设备还包括DMA器件，所述DMA器件通过PCI-E总线与所述嵌入式系统连接，并通过FPGA自定义总线与所述第一FPGA器件连接，所述加载方法包括：