[发明专利]基于压缩变换的面向多微包并行处理结构的重传方法

说明书

技术领域

本发明涉及结点控制器芯片中重传缓冲区的微包重传方法，特别是多微包（flit）并行处理结构下针对多路并行数据的重传方法。

背景技术

在介绍本发明的技术方案之前，先给出几个定义：

●N：一个多微包中包含的单微包数，多微包处理结构可以并行处理N个单微包，N一般为2的幂次方；

●D：重传缓冲区的深度，D一般为2的幂次方；

●W：重传缓冲区的位宽，W一般是8的整数倍；

●/和%：数学上的求商和取模运算，对于正整数p和整数a，a/p和a%p分别表示a除以p的商和余数，如17/3=5，17%3=2；

●Array[msb:lsb]：msb和lsb分别为正整数，且msb>lsb，Array为向量名，Array[msb:lsb]为向量Array中lsb位至msb位对应的地址单元，即Array[msb:lsb]为Array[msb]、…、Array[lsb]这msb-lsb+1个地址单元的简写，下文中所有的向量都采用这种表示方式；

●Variable[msb:lsb]：msb和lsb分别为正整数，且msb>lsb，Variable为变量名，Variable[msb:lsb]为变量Variable中lsb位至msb位对应的二进制数，即Variable[msb:lsb]仍为一个变量，其值的二进制表示为msb、…、lsb这msb-lsb+1个二进制数字，下文中所有的变量都采用这种表示方式。

特别强调的是，需要区分向量Array[msb:lsb]和变量Variable[msb:lsb]，向量Array[msb:lsb]对应的是Array[msb]、…、Array[lsb]这msb-lsb+1个向量；而Variable[msb:lsb]只对应一个变量，变量值的二进制表示为msb、…、lsb这msb-lsb+1个二进制数字。下文中，Flit[msb:lsb]、VEC[msb:lsb]和SRAM[msb:lsb]为向量，RdPtr[msb:lsb]和WtPtr[msb:lsb]为变量。

申请号为201110262128.1公开了一种多微包并行处理结构。多微包并行处理结构由接口转换模块、接收模块、接收缓冲区、报文分发模块、第一协议层报文FIFO、第二协议层报文FIFO、链路状态机、报文拼装模块、发送缓冲区、重传缓冲区和发送模块组成。接口转换模块工作在物理层时钟域下，其它模块工作在链路层时钟域下。接口转换模块由异步接收FIFO和异步发送FIFO组成，接收模块和发送模块中的数据通路为针对多微包的多路并行数据通路，能并行处理多个单微包。该发明可实现物理层和链路层间的带宽匹配，有效提高结点控制器芯片对各处理器间通信的处理速度。

多微包并行处理结构通过增加数据通路和处理部件的方式，解决单微包处理结构下物理层和链路层的带宽不匹配，降低了结点控制器芯片对各处理器间通信处理速度的要求，降低了ASIC芯片物理实现的难度。当然，由于接口处理器接口访问控制部件SI（Socket Interface）在整体结构上采用多微包（记为N flit）并行处理模式，对链路数据的重传也必然要求按照N flit方式进行。

按照通常的重传缓冲区管理方式，即单微包处理结构下的重传缓冲区管理方式，微包数据是以单微包（记为1 flit）格式保存进入重传缓冲区的，重传缓冲区的深度为D，位宽为W，这样的重传缓冲区容量为D*W。重传缓冲区中每一行记录或每一个地址单元仅存一个单微包，单微包传输出错时只需根据重传定位从重传缓冲区中读出对应单微包进行重传。重传缓冲区通过两个指针变量来记录对重传缓冲区的读、写索引：

●写指针WtPtr：用于记录硬件下一次准备向重传缓冲区写入单微包的物理地址。WtPtr的初始值为0，发送方将单微包发送出去的同时拷贝到重传缓冲区中由WtPtr指示的地址，WtPtr=(WtPtr+1)%D。当WtPtr收到接收方发来的出错指示时不再增加，直至链路层重新恢复正常操作。

●读指针RdPtr：用于记录硬件下一次准备从重传缓冲区读取单微包的物理地址。该指针的值由重传请求LLRReq指定。RdPtr的初始值为0，发送方每从重传缓冲区中发送一个单微包时，RdPtr=(RdPtr+1)%D。