[发明专利]存储控制装置、存储装置、信息处理系统和存储控制方法

说明书

技术领域

本技术涉及一种存储控制装置，并且更具体地，涉及一种配置成对将错误检测码(error detection code)与数据一起存储的存储器执行存储控制的存储控制装置、存储装置、用于这些存储控制装置和存储装置的信息处理系统和处理方法。

背景技术

已开发了这样的技术：其中为了增加存储容量，除由处理器和工作存储器(或主存储装置)构成的信息处理系统之外，还布置了存储装置(或者辅助存储装置)。在这样的信息处理系统中，将(例如)DRAM(动态随机存取存储器)用于工作存储器。另一方面，有时将NVM(非易失性存储器)用于存储装置。NVM被归类为与大量数据的存取兼容的闪存和用于高速存取少量数据的非易失性随机存取存储器(NVRAM)。闪存的典型示例为NAND型闪存。另一方面，NVRAM的典型示例包括PCRAM(相变RAM)、MRAM(磁阻式RAM)以及ReRAM(电阻式RAM)。

上述非易失性存储器的一般惯例是，基于ECC(错误校正码(errorcorrecting code))执行错误检测和校正处理，以便提高数据保持特性。更加具体地说，在写入数据时，计算错误校正码，并且将计算的错误校正码与数据一起存储在非易失性存储器中，并且在读取数据时，同时读取数据和错误校正码，以进行位错误检测和校正处理。采用这种错误检测和校正处理，可明显看出，错误校正码的单位与非易失性存储器存取的单位的匹配对性能有利。如果在两个单位之间没有发现匹配，则执行基于错误校正码的错误检测和校正处理，因此也必须读取除存取所需的数据之外的部分，从而增加了存取处理的开销。

为了克服这个问题，提出了一种半导体存储装置，其中，设置了用于以大尺寸扇区为单位执行存取的库和用于执行少量数据长度存取的库的两个区域，以在每种尺寸中执行错误检测和校正处理(参见以下日本专利特开No.2008-084499号)。采用该半导体存储装置，用于以扇区为单位进行顺序存取的库和用于以数据为单位进行随机存取的库设置在NAND型闪存内。

发明内容

在上述相关领域的技术中，设置了允许存取的两种类型的单位尺寸，以便在每一种尺寸下执行错误检测和校正处理。然而，由于该相关领域的技术在随机存取库中以小于顺序存取库的数据单位的数据单位生成错误校正码，所以由错误校正码占据的容量相对较大，从而造成容量效率降低的问题。这种情况下，如果随机存取库中的存储容量不足，则需要将一部分数据移动到顺序存取库中，从而造成系统性能降低的问题。一般来说，就位成本而言，随机存取库是顺序存取库的几倍，因此随机存取库容量的增加直接增加了系统成本。因此，本技术提出了与相关领域的方法和装置相关联的上述和其他问题，并且通过提供配置成通过使用适合存取尺寸的错误校正码而实现错误检测和校正处理，而不会损坏非易失性存储器的存储容量的存储控制装置、存储装置、信息处理系统以及存储控制方法而解决提出的问题。

在实施本技术的过程中，根据其第一实施例，提供了一种存储控制装置和用于该存储控制装置的存储控制方法。该存储控制装置具有第一错误检测块，所述第一错误检测块被配置成根据从存储器读取的第一数据单位和与第一数据单位相对应的第一错误检测码执行错误检测。所述存储控制装置进一步具有第二错误检测块，所述第二错误检测块被配置成：如果与小于第一数据单位的第二数据单位相对应的第二错误检测码保存在与存储器不同的错误检测码保存块内，则根据从存储器读取的第二数据单位和保存在错误检测码保存块内的第二错误检测码执行错误检测。因此，可通过使用与小于第一数据单位的第二数据单位相对应的第二错误检测码执行错误检测处理。