[发明专利]差分电流采样电路

说明书

技术领域

本发明涉及一种差分电流采样电路。

背景技术

在一些电路中，需要采集电路中某线路中的电流值。现有电路中的电流采样电路相对比较复杂，而且采用的双极型晶体管在集成电路中所占面积较大，切与其他器件工艺部兼容，速度也较慢。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种差分电流采样电路。

本发明采用的技术方案是这样的：一种差分电流采样电路，包括采样电流输入端、电压输出端和控制脉冲输入端，该电路还包括两只PMOS晶体管和四只NMOS晶体管。

采样电流输入端连接至第二NMOS晶体管的漏极；电压输出端连接至第一NMOS晶体管的源极；控制脉冲输入端连接至第一NMOS晶体管的栅极；所述第一PMOS晶体管的源极连接至电压源，漏极连接至第三NMOS晶体管的漏极，栅极连接至第四NMOS晶体管的漏极、第一NMOS晶体管的漏极、第二PMOS晶体管的栅极和漏极；所述第二PMOS晶体管的源极连接至电压源；所述第二NMOS晶体管的栅极连接至第三NMOS晶体管的栅极和第四NMOS晶体管的栅极；所述第二NMOS晶体管的源极、第三NMOS晶体管的源极和第四NMOS晶体管的源极均接地。

在上述的电路中，所述第一PMOS晶体管和第二PMOS晶体管为参数相同的PMOS晶体管。

在上述的电路中，所述第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管为参数相同的NMOS晶体管。

综上所述，由于采用了上述技术方案，本发明的有益效果是：采用MOS管电路，在集成电路中占用面积小，工艺兼容，速度也较快。

附图说明

图1是本发明差分电流采样电路的电路原理图。

具体实施方式

下面结合附图，对本发明作详细的说明。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，是本发明差分电流采样电路的电路原理图。

本发明的一种差分电流采样电路，包括采样电流输入端Io、电压输出端Vo和控制脉冲输入端MPG，所述还包括两只PMOS晶体管P1～P2和四只NMOS晶体管N1～N4。

采样电流输入端Io连接至第二NMOS晶体管N2的漏极；电压输出端Vo连接至第一NMOS晶体管N1的源极；控制脉冲输入端MPG连接至第一NMOS晶体管N1的栅极；所述第一PMOS晶体管P1的源极连接至电压源VCC，漏极连接至第三NMOS晶体管N3的漏极，栅极连接至第四NMOS晶体管N4的漏极、第一NMOS晶体管N1的漏极、第二PMOS晶体管的栅极和漏极；所述第二PMOS晶体管P2的源极连接至电压源VCC；所述第二NMOS晶体管N2的栅极连接至第三NMOS晶体管N3的栅极和第四NMOS晶体管N4的栅极；所述第二NMOS晶体管N2的源极、第三NMOS晶体管N3的源极和第四NMOS晶体管N4的源极均接地GND。

在本发明上述的电路中，所述第一PMOS晶体管P1和第二PMOS晶体管P2为参数相同的PMOS晶体管。

在本发明上述的电路中，所述第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第四NMOS晶体管N4为参数相同的NMOS晶体管。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。