[发明专利]差分电流采样电路

说明书

技术领域

本发明涉及一种差分电流采样电路。

背景技术

电流采样电路是电路中监测或监控电路中电流值的重要电路。现有技术中的电流采样电路一般采用比较器和双极型晶体管构建电流采样电路，但是这种电路结构比较复杂，重点是不适合于集成电路中采用这种结构的电流采样电路，因为双极型三极管在集成电路中所占面积较大，增大了芯片的面积且要增加工艺，因此增加了成本。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种MOS管结构的差分电流采样电路。

本发明采用的技术方案是这样的：一种差分电流采样电路，包括电流信号输入端、脉冲触发信号输入端和采样电压信号输出端，该电路还包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管和电阻。

电压源连接至第一PMOS晶体管的源极、第二PMOS晶体管的源极和第五NMOS晶体管的漏极；电流信号输入端连接至第一NMOS晶体管的楼极；脉冲触发信号输入端连接至第四NMOS晶体管的栅极和第五NMOS晶体管的栅极；采样电压信号输出端连接至第四NMOS晶体管的源极和第五NMOS晶体管的源极；第一PMOS晶体管的漏极连接至第三PMOS晶体管的源极，栅极连接至第二PMOS晶体管的栅极和第四PMOS晶体管的漏极；第二PMOS晶体管的漏极连接至第四PMOS晶体管的源极和第四NMOS晶体管的漏极；第三PMOS晶体管的栅极连接至第四PMOS晶体管的栅极和第三NMOS晶体管的漏极，漏极连接至第一NMOS晶体管的栅极、第二NMOS晶体管的栅极和第三NMOS晶体管的栅极；电阻串接于第四PMOS晶体管的漏极和第三NMOS晶体管的漏极之间；第一NMOS晶体管的源极、第二NMOS晶体管的源极和第三NMOS晶体管的源极均接地。

在上述的电路中，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管采用参数相同的PMOS晶体管。

在上述的电路中，所述第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管为参数相同的NMOS晶体管。

综上所述，由于采用了上述技术方案，本发明的有益效果是：MOS管结构简单，工艺简单，所占面积较小，该电路的电路结构简单，减小芯片面积，节省成本。

附图说明

图1是本发明差分电流采样电路的电路原理图。

具体实施方式

下面结合附图，对本发明作详细的说明。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，是本发明差分电流采样电路的电路原理图。

一种差分电流采样电路，包括电流信号输入端Io、脉冲触发信号输入端MPG和采样电压信号输出端Vout，该电路还包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5和电阻R1。

下面结合附图1对本发明上述的各电子元器件间的连接关系做详细说明：电压源连接至第一PMOS晶体管P1的源极、第二PMOS晶体管P2的源极和第五NMOS晶体管N5的漏极；电流信号输入端Io连接至第一NMOS晶体管N1的楼极；脉冲触发信号输入端MPG连接至第四NMOS晶体管N4的栅极和第五NMOS晶体管N5的栅极；采样电压信号输出端Vout连接至第四NMOS晶体管N4的源极和第五NMOS晶体管N5的源极；第一PMOS晶体管P1的漏极连接至第三PMOS晶体管P3的源极，栅极连接至第二PMOS晶体管P2的栅极和第四PMOS晶体管P4的漏极；第二PMOS晶体管P2的漏极连接至第四PMOS晶体管P4的源极和第四NMOS晶体管N4的漏极；第三PMOS晶体管P3的栅极连接至第四PMOS晶体管P4的栅极和第三NMOS晶体管N3的漏极，漏极连接至第一NMOS晶体管N1的栅极、第二NMOS晶体管N2的栅极和第三NMOS晶体管N3的栅极；电阻R1串接于第四PMOS晶体管P4的漏极和第三NMOS晶体管N3的漏极之间；第一NMOS晶体管N1的源极、第二NMOS晶体管N2的源极和第三NMOS晶体管N3的源极均接地GND。