[发明专利]选择时钟的方法和电路板

说明书

技术领域

本发明涉及计算机技术领域，特别涉及一种选择时钟的方法和电路板。

背景技术

随着计算机技术的发展，对计算机的计算能力的要求也越来越高，通过多个CPU（Central Processing Unit，中央处理器）系统的级联实现计算机计算能力的提高，已经成为提高计算机计算能力的主流方法。目前，主要是将2个CPU系统级联为1个新CPU系统，在将2个CPU系统级联时，可以是将1个单CPU系统（该系统中只包括1个CPU）与1个单CPU系统级联、将1个单CPU系统与1个多CPU系统（该系统中包括多个CPU）级联、将1个多CPU系统与1个多CPU系统级联。不管是单CPU系统还是多CPU系统，每个CPU系统中都有1个时钟，在将2个CPU系统级联为1个新CPU系统时，为了保证新CPU系统的同步，需要在2个时钟中选择1个时钟作为新CPU系统的时钟，为新CPU系统提供时钟信号。

目前，在为2个CPU系统级联的新CPU系统选择时钟时，采用下面的方法：在每个CPU系统中设置1个MUX(Multiplexer，多路选择器)功能缓冲器（BUFFER）和CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）控制器，将MUX功能缓冲器的一个输入连接到其所在的CPU系统中的时钟上，将MUX功能缓冲器的另一个输入连接到另一个CPU系统中的时钟上，在新CPU系统启动时，通过CPLD控制器判断组成新CPU系统的2个CPU系统中哪个CPU系统先启动，哪个CPU系统先启动，则CPLD控制器控制MUX功能缓冲器选择使用哪个系统的时钟作为新CPU系统的时钟，为新CPU系统提供时钟信号。

然而，在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

两个MUX功能缓冲器之间会存在差异性，会引入不同的附加抖动和干扰，而CPU对于时钟质量要求非常高，附加抖动可能会导致CPU工作不稳定。需要使用MUX功能缓冲器和CPLD控制器，增加了系统成本。MUX功能缓冲器只能实现二选一，不能实现多个CPU系统级联为一个新CPU系统。

发明内容

为了解决现有技术的问题，本发明实施例提供了一种选择时钟的方法和电路板。所述技术方案如下：

一种选择时钟的方法，将N个CPU系统级联为1个新CPU系统时，其中，N为大于等于2的自然数，所述方法包括：

从所述N个CPU系统中选出1个CPU系统，选出的CPU系统用于为所述新CPU系统提供时钟；

将选出的CPU系统的时钟，分别连接到所述N个CPU系统中每个CPU系统的CPU上。

一种选择时钟的电路板，所述电路板包括：第一槽位和N个第二槽位，其中，N为大于等于2的自然数；

所述第一槽位，用于接入从N个CPU系统中选出的CPU系统的时钟，并将接入的时钟，分别连接到与所述N个CPU系统中每个CPU系统分别对应的第二槽位中，其中，选出的CPU系统用于为由所述N个CPU系统级联为的新CPU系统提供时钟；

所述N个第二槽位，用于分别连接到与所述N个第二槽位中每个第二槽位分别对应的每个CPU系统的CPU上。

本发明实施例提供的技术方案的有益效果是：

通过将从N个CPU系统中选出的CPU系统的时钟，分别连接到N个CPU系统中每个CPU系统的CPU上，即可实现为新CPU系统中每个CPU系统的CPU提供统一的时钟，不需要设置MUX功能缓冲器，消除了MUX功能缓冲器带来的附加抖动和干扰，优化了时钟质量，使得CPU工作稳定；去除了使用MUX功能缓冲器和CPLD控制器带来的成本，可以降低成本；可以为多个CPU系统级联为的新CPU系统选择时钟，解决了MUX功能缓冲器只能二选一的限制，提高了系统扩展性能。

附图说明

图1是本发明实施例1提供的一种选择时钟的方法流程图；

图2是本发明实施例2提供的一种选择时钟的示例图；

图3是本发明实施例2提供的一种选择时钟的方法流程图；

图4是本发明实施例3提供的一种选择时钟的示例图；

图5是本发明实施例3提供的一种选择时钟的方法流程图；

图6是本发明实施例4提供的一种选择时钟的电路板结构示意图；

图7是本发明实施例4提供的另一种选择时钟的电路板结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例1